從電路來說，總是存在驅動的源和被驅動的負載。如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電 流比較大，這樣驅動的電流就會吸收很大的電源電流，由于電路中的電感，電阻（特別是芯片管腳上的電感，會產生反彈），這種電流相對于正常情況來說實際上就 是一種噪聲，會影響前級的正常工作。這就是耦合。

去藕電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。旁路 電容實際也是去藕合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關噪聲提供一條低阻抗泄放途徑。高頻旁路電容一般比較小，根據諧振頻率一般是 0.1u，0.01u 等，而去耦合電容一般比較大，是 10u 或者更大，依據電路中分布參數，以及驅動電流的變化大小來確定。

旁路是把輸入信號中的干擾作為濾除對象，而去耦是把輸出信號的干擾作為濾除對象，防止干擾信號返回電源。這應該是他們的本質區別。

去耦電容在集成電路電源和地之間的有兩個作用：

一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。

數字電路中典型的去耦電容值是 0.1μF。這個電容的分布電感的典型值是 5μH。

0.1μF 的去耦電容有 5μH 的分布電感，它的并行共振頻率大約在 7MHz 左右，也就是說，對于 10MHz 以下的噪聲有較好的去耦效果，對 40MHz 以上的噪聲幾乎不起作用。

1μF、10μF 的電容，并行共振頻率在 20MHz 以上，去除高頻噪聲的效果要好一些。

每 10 片左右集成電路要加一片充放電電容，或 1 個蓄能電容，可選 10μF 左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。

去耦電容的選用并不嚴格，可按 C = 1 / F，即 10MHz 取 0.1μF，100MHz 取 0.01μF。

分布電容是指由非形態電容形成的一種分布參數。一般是指在印制板或其他形態的電路形式，在線與線之間、印制板的上下層之間形成的電容。這種電容的容量很小，但可能對電路形成一定的影響。

在對印制板進行設計時一定要充分考慮這種影響，尤其是在工作頻率很高的時候。也成為寄生電容，制造時一定會產生，只是大小的問題。

布高速 PCB 時，過孔可以減少板層電容，但會增加電感。分布電感是指在頻率提高時，因導體自感而造成的阻抗增加。

電容器選用及使用注意事項：

1. 一般在低頻耦合或旁路，電氣特性要求較低時，可選用紙介、滌綸電容器;在高頻高壓電路中，應選用云母電容器或瓷介電容器;在電源濾波和退耦電路中，可選用電解電容器。

2. 在振蕩電路、延時電路、音調電路中，電容器容量應盡可能與計算值一致。在各種濾波及網（選頻網絡），電容器容量要求精確;在退耦電路、低頻耦合電路中，對同兩級精度的要求不太嚴格。

3. 電容器額定電壓應高于實際工作電壓，并要有足夠的余地，一般選用耐壓值為實際工作電壓兩倍以上的電容器。

4. 優先選用絕緣電阻高，損耗小的電容器，還要注意使用環境。

我們知道，一般我們所用的電容最重要的一點就是濾波和旁路，我在設計中也正是這么使用的。

對于高頻雜波，一般我的經驗是不要過大的電容，因為我個人認為，過大的電容雖然對于低頻的雜波過濾效果也許比較好，但是對于高頻的雜波，由于其諧振頻率的下降，使得對于高頻雜波的過濾效果不很理想。所以電容的選擇不是容量越大越好。

疑問點：

1. 以上都是我的經驗，沒有理論證實，希望哪位可以在理論在幫忙解釋一下是否正確。或者推薦一個網頁或者網站。

2. 是不是超過了諧振頻率，其阻抗將大大增加，所以對高頻的過濾信號，其作用就相對減小了呢？

3. 理想的濾波點是不是在諧振頻率這點上？？？（沒有搞懂中）

4. 以前只知道電容的旁路作用是隔直通交，現在具體于PCB 設計中，電容的這一旁路作用具體體現在哪里？

在 用電容抑制電磁騷擾時，最容易忽視的問題就是電容引線對濾波效果的影響。電容器的容抗與頻率成反比，正是利用這一特性，將電容并聯在信號線與地線之間起到 對高頻噪聲的旁路作用。然而，在實際工程中，很多人發現這種方法并不能起到預期濾除噪聲的效果，面對頑固的電磁噪聲束手無策。出現這種情況的一個原因是忽 略了電容引線對旁路效果的影響。

實際電容器的電路模型是由等效電感（ESL）、電容和等效電阻（ESR）構成的串聯網絡。理想電容的阻抗 是隨著頻率的升高降低，而實際電容的阻抗是圖 1 所示的網絡的阻抗特性，在頻率較低的時候，呈現電容特性，即阻抗隨頻率的增加而降低，在某一點發生諧振，在這點電容的阻抗等于等效串聯電阻 ESR。在諧振點以上，由于 ESL 的作用，電容阻抗隨著頻率的升高而增加，這是電容呈現電感的阻抗特性。在諧振點以上，由于電容的阻抗增加，因此對高頻噪聲的旁路作用減弱，甚至消失。

電 容的諧振頻率由 ESL 和 C 共同決定，電容值或電感值越大，則諧振頻率越低，也就是電容的高頻濾波效果越差。ESL 除了與電容器的種類有關外，電容的引線長度是一個十分重要的參數，引線越長，則電感越大，電容的諧振頻率越低。因此在實際工程中，要使電容器的引線盡量 短。

根據 LC 電路串聯諧振的原理，諧振點不僅與電感有關，還與電容值有關，電容越大，諧振點越低。許多人認為電容器的容值越大，濾波效果越好，這是一種誤解。電容越大 對低頻干擾的旁路效果雖然好，但是由于電容在較低的頻率發生了諧振，阻抗開始隨頻率的升高而增加，因此對高頻噪聲的旁路效果變差。表 1 是不同容量瓷片電容器的自諧振頻率，電容的引線長度是1.6mm（你使用的電容的引線有這么短嗎？）。表 1 電容值自諧振頻率（MHz）

電容值自諧振頻率（MHz）1m F 1.7 820 pF 38.50.1m F 4 680 pF 42.50.01m F 12.6 560 pF

453300pF 19.3 470 pF 491800 pF 25.5 390 pF 541100pF 33 330 pF 60

盡管從濾除高頻噪聲的角度看，電容的諧振是不希望的，但是電容的諧振并不是總是有害的。當要濾除的噪聲頻率

確定時，可以通過調整電容的容量，使諧振點剛好落在騷擾頻率上。

一 般來說，容量為uf 級的電容，象電解電容或鉭電容，他的電感較大，諧振頻率較小，對低頻信號通過較好，而對高頻信號，表現出較強的電感性，阻抗較大，同時，大電容還可以起到 局部電荷池的作用，可以減少局部的干擾通過電源耦合出去;容量為0.001~0.1uf 的電容，一般為陶瓷電容或云母電容，電感小，諧振頻率高，對高頻信號的阻抗較小，可以為高頻干擾信號提供一條旁路，減少外界對該局部的耦合干擾在電子電路 中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。

對于同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling，也稱退耦）電容是把輸出信號的干擾作為濾除對象。

在 供電電源和地之間也經常連接去耦電容，它有三個方面的作用：一是作為本集成電路的蓄能電容;二是濾除該器件產生的高頻噪聲，切斷其通過供電回路進行傳播的 通路;三是防止電源攜帶的噪聲對電路構成干擾。我來總結一下，旁路實際上就是給高頻干擾提供一個到地的能量釋放途徑，不同的容值可以針對不同的頻率干擾。 所以一般旁路時常用一個大貼片加上一個小貼片并聯使用。對于相同容量的電容的Q 值我認為會影響旁路時高頻干擾釋放路徑的阻抗，直接影響旁路的效果，對于旁路來說，希望在旁路作用時，電容的等效阻抗越小越好，這樣更利于能量的排泄。

數字電路輸出信號電平轉換過程中會產生很大的沖擊電流，在供電線和電源內阻上產生較大的壓降，使供電電壓產生跳變，產生阻抗噪聲（亦稱開關噪聲），形成干擾源。

一、沖擊電流的產生：

（1）輸出級控制正負邏輯輸出的管子短時間同時導通，產生瞬態尖峰電流

（2）受負載電容影響，輸出邏輯由“0”轉換至“1”時，由于對負載電容的充電而產生瞬態尖峰電流。瞬態尖峰電流可達50ma，動作時間大約幾ns 至幾十ns。

二、降低沖擊電流影響的措施：

（1）降低供電電源內阻和供電線阻抗

（2）匹配去耦電容

三、何為去耦電容

在IC（或電路）電源線端和地線端加接的電容稱為去耦電容。

四、去耦電容如何取值

去耦電容取值一般為0.01~0.1uf，頻率越高，去耦電容值越小。

五、去耦電容的種類

（1）獨石 （2）玻璃釉 （3）瓷片 （4）鉭

六、去耦電容的放置

去耦電容應放置于電源入口處，連線應盡可能短。

一 般來說，容量為uf 級的電容，像電解電容或鉭電容，他的電感較大，諧振頻率較小，對低頻信號通過較好，而對高頻信號，表現出較強的電感性，阻抗較大，同時，大電容還可以起到 局部電荷池的作用，可以減少局部的干擾通過電源耦合出去;容量為0.001~0.1uf 的電容，一般為陶瓷電容或云母電容，電感小，諧振頻率高，對高頻信號的阻抗較小，可以為高頻干擾信號提供一條旁路，減少外界對該局部的耦合干擾旁路是把前 級或電源攜帶的高頻雜波或信號濾除;

去藕是為保正輸出端的穩定輸出（主要是針對器件的工作）而設的“小水塘”，在其他大電流工作時保證電源的波動范圍不會影響該電路的工作;

補充一點就是所謂的藕合：是在前后級間傳遞信號而不互相影響各級靜態工作點的元件有源器件在開關時產生的高頻開關噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關噪聲在板上的傳播和將噪聲引導到地。