1. 快速學習的能力

作為一個通信汪，我就以通信設備方面來說吧！

一方面，通信技術，標準，芯片更新的太快了，快到你根本來不及系統的了解它，只能通過特定的項目，需求進行了解;另一方面對于公司來說，需要做的硬件產品也是變化很快，客戶需要T1， E1， PDH， SDH，Ethernet， VoIP， Switch， Router， 沒有人是什么都懂的，都需要能夠結合客戶的需求，選擇的芯片方案進行詳細了解，尤其對于接口協議和電氣特性。

2. 對協議和標準的理解

通信設備，顧名思義，就是用來實現多種通信協議（比如T1， E1， V.35，PDH， SDH/SONET， ATM， USB， VoIP， WiFi， Ethernet， TCP/IP，RS232等等常用協議）實現通信的設備，各種電路，PCB板，電源都是為了通信協議服務的。

通信協議一般都是由芯片實現，要么是成熟的 ASIC，要么是自己開發的FPGA/CPLD，芯片工程師或者FPGA工程師比硬件工程師跟靠近通信協議，他們需要對于通信協議理解很透徹，實現各種邏輯上的狀態機以及滿足協議規定的電氣參數標準。按照OSI的七層模型，硬件工程師尤其需要專注于一層物理層和二層數據鏈路層的協議標準，以 Ethernet距離，物理層是由PHY/transceiver芯片完成，數據鏈路層是由MAC/switch 芯片完成，對于從事Ethernet相關開發的硬件工程師來說，需要對于PHY和Switch芯片理解透徹，從編碼方式，電氣參數，眼圖標準，模板，信號頻率到幀格式，轉發處理邏輯，VLAN等等。

3. 寫文檔的能力

誠如軟件設計一樣，好的軟件設計需要好的設計文檔，明確需求，實現什么功能，達到什么驗收標準，隨著芯片集成度的增加，接口速率的提高，單板復雜度的提高，硬件設計也越來越復雜以及對應熱穩定性，可靠性，電磁兼容，環境保護的要求，已經不是通過小米加步木。倉的游擊戰可以解決了，每一個硬件項目都是一場戰爭，都需要好好的規劃，好好的分析，這就需要好好做文檔。

對于硬件工程師來說，最重要的文檔有兩個：一個是硬件設計規范（HDS ： hardware design specification）和硬件測試報告（一般叫EVT：Engineering Validation& Test report或者DVT： Design Validation & Test report），對于HDS的要求是內容詳實，明確，主芯片的選擇/硬件初始化，CPU的選擇和初始化，接口芯片的選擇/初始化/管理，各芯片之間連接關系框圖（Block Diagram），DRAM類型/大小/速度，FLASH類型/大小/速度，片選，中斷，GPIO的定義，復位邏輯和拓撲圖，時鐘/晶振選擇/拓撲，RTC的使用，內存映射（Memory map）關系， I2C器件選擇/拓撲，接口器件/線序定義，LED的大小/顏色/驅動，散熱片，風扇，JTAG，電源拓撲/時序/電路等等。

好的硬件工程師無論是做的文檔還是報道都是令人一目了然，這個硬件系統需要用什么方案和電路，最后驗證測試的結果如何。內容詳實，不遺漏各種接口/電路;簡單名了，不說廢話;圖文并茂，需要的時候一個時序圖，一個示波器抓圖就很能說明問題了。

4. 電路設計的能力

隨著芯片集成度的提高，硬件設計似乎變簡單了。首先是邏輯連接，其次考慮信號完整性需要的串行電阻選擇和并行電容選擇，電源濾波，退耦。

不過對于好的硬件工程師來說，簡單的邏輯連接（這個芯片的同樣總線的輸出接另一個芯片的輸入，等等），只是硬件設計的最基本技能，電路是芯片功能，通信協議和各種軟件的載體，沒有對電路的深入理解，根本談不上對硬件設計的深入理解，尤其對于芯片后面列的電氣性能參數或者離散器件各種參數的理解，胡亂亂接，可能在3.3V的總線上可以工作。

但是現在工作電壓已經降到1V了，什么概念，信號線上的噪聲都已經大到可以使采樣出現誤判了，隨著信號速率的提高和工作電壓的降低，數字信號已經越來越模擬化了，這就需要對于PCB的阻抗，容抗，感抗，離散器件（電阻，電容，電感，二極管，三極管，MOSFET，變壓器等），ASIC的接口電氣參數深入了解，這都需要對電路原理，模擬電路甚至電磁場理論深入學習，電路可以說是電磁場理論的子集，沒有電磁場理論的理解，根本談不上對于電容，電感，串擾，電磁輻射的理解。

5. 溝通和全局控制的能力

硬件工程師在一個硬件項目中，一般處于Team leader的作用，要對這個硬件項目全權負責，需要協調好PCB工程師，結構工程師，信號完整性工程師，電磁兼容工程師等各種資源，并與產品經理，項目經理，軟件工程師，生產工程師，采購工程師緊密配合，確保各個環節按部就班，需要對整個項目計劃了然于胸，各個子任務的發布時間，對于可能出現的技術難題和風險的估計，控制。