引 言

在變電站自動化系統中，常需要對多個三相電壓電流信號進行數據采集和處理（如電能質量實時監控），這時需要實現對多路信號的同時、快速的數據采集。美國模擬器件公司（ADD的AD7656-1是一款16位6通道的模／數轉換芯片，內部含有6個獨立的A／D轉換器，可同時進行A／D轉換，具有轉換精度高、速度快、功耗低、輸入模擬信號幅度大、信噪比高等優點，其突出特點是可通過多個AD7656-1級聯形成菊花鏈實現多個通道同時進行數據采集，并通過一個或多個串口發送數據給主控處理器。以S3C2410A為主控處理器，多個AD7656-1組成菊花鏈實現多通道、高精度的ADC，在很大程度上可提高數據采集系統的信號采集和處理能力，具有較好的應用前景。

1、 AD7656-1的特點

圖1為AD7656-1的內部功能框圖。其主要特性為：

6個獨立的16位逐次逼近（SAR）型模數轉換器。

可通過引腳或軟件方式設定輸入信號的電壓范圍（±10 V，±5 V）。

最高吞吐率為250 ksps。

寬帶寬輸入高信噪比：輸入頻率為10 kHz時的信噪比（SNR）為88 db。

帶有片上2．5 V基準電壓源和基準緩沖器。

低功耗，5 V供電時在250 kSPS下功耗僅為140 mW。

支持并行、串行及菊花鏈接口模式。

高速串行接口，兼容SPI／QSPI／MICROWIRE／DSP。

采用iCMOS制造工藝，64引腳的LQFP封裝。

應用領域：輸電線路監測系統、儀器儀表和控制系統、多軸定位系統。

2、 AD7656-1菊花鏈工作原理及其配置

2．1 AD7656-1菊花鏈工作原理

AD7656-1有2種接口模式：串行接口模式和并行接口模式。在數據轉換時，3個轉換信號CONVSTA／B／C用來控制每對或每4個或每6個ADC同時采樣。如果將3個CONVST引腳連接在一起接收同一個采樣啟動信號，就可使6個ADC同時進行采樣，此時再將多個AD7656-1級聯就可以形成菊花鏈，實現6N（N=2，3，…，8）個ADC通道同時采樣，如圖2所示。在CONVSTX的上升沿，ADC被置為保持模式，轉換開始。CON-VSTX的上升沿過后，BUSY信號變為高電平表明轉換正在進行，3μs后BUSY信號返回低電平表明轉換結束。在BUSY信號的下降沿，ADC回到跟蹤模式。數據可以通過1～3個串行接口從輸出寄存器讀出，并由主控處理器接收并存儲。AD7656-1采用同步串行接口（SPI）發送數據時，每發送一個比特位數據就要花去一個單位的SCLK脈沖的時間，發送完6個通道的16位數據就要花去96個SCLK脈沖。菊花鏈中多個AD7656-1通過數據接力傳遞的方式把數據依次發送給主控處理器，通過采用多個串行接口發送數據可減少發送時間，提高菊花鏈的數據傳遞效率。AD7656-1串行數據輸出接口及其對應的通道數據關系和發送所需的SCLK脈沖個數關系如表1所列。

2．2 AD7656-1菊花鏈的配置

AD7656-1要工作在菊花鏈方式，其數據輸出必須設置為串口模式，且在串口模式下，AD7656-1必須配置成硬件模式。所謂的硬件模式是通過對器件引腳的固定連接，確定AD7656-1 芯片唯一的工作方式，此時AD7656－1也不能配置成軟件工作模式了。AD7656－1菊花鏈配置的主要原則如下：

①在多片級聯的AD76561中，位于級聯最遠端的芯片不能配置為菊花鏈工作模式，即其DCEN引腳置低電平（數字地）；但其下流數據鏈的每片AD7656-1必須配置為菊花鏈工作模式，即DCEN引腳都要置邏輯高電平（VDRIVE）。

②SEL A、SEL B、SEL C對應使能DOUT A、DOUT B、DOUT C串口輸出口。要選用DOUT X串行輸出口，就置對應的SEL X為邏輯高電平，其余不用的SEL引腳必須置邏輯低電平。圖3（a）、（b）、（c）為1～3個串行輸出口的引腳配置。（圖中“NC”表示未連接）

③菊花鏈中的每片AD7656-1的串行數據輸入／輸出（DCIN X／DOUT X）必須遵循同一配置，即有幾個DCIN輸入就有幾個DOUT輸出。

④菊花鏈中的每塊AD7656-1的CONVST X（X=A、B、C）都要接主控處理器發送來的CONVERT信號，即配置為每塊AD7656-1的V1～V6通道同時采樣。

3、 AD7656-1菊花鏈與S3C2410A接口設計

3．1 硬件電路設計

采用2片 AD7656-1配置成菊花鏈，可實現12通道同時采樣，數據通過DOUT A口輸出，S3C2410A用同步串行接口0（SPIO）接收數據，如圖4所示。S3C2410A的GPEll引腳實現片上同步串行接口SPlO的 MISO功能，GPEl3（SCK）引腳實現SPIO接口的同步時鐘輸出，GPFO引腳配置為中斷EINTO輸入并與AD7656-1（1）的BUSY腳相連；GPBO設置為PWM輸出，GPG9引腳沒置為通用輸出口，分別作為AD7656-1（1）和AD7656-1（2）的CONVST和CS的控制信號輸入。AD7656-1連接外圍電路時，必須對關鍵引腳進行必要的設置：AD7656-1（1）、AD7656-l（2）的DVCC、AVCC、 VDRIVE、REFIN／OUT和VSS引腳須并聯一個1 μF的去耦電容；為了與S3C2410A的3．3 V的接口匹配，VDRIVE接+3 V電源；STBY接VDRIVE，選擇正常模式；RANGE接地表示選擇輸入范圍±10V；H／s接數字地選擇為硬件配置；SER／PAR接 VDRIVE，RD接數字地，選擇為串行模式。AD7656-1（1）的DCEN接VDRIVE，配置為菊花鏈模式，且SEL A接VDRIVE，SEL B、C，DCIN A、B、C接數字地；AD7656-1（2）的DCEN接數字地，配置為非菊花鏈模式，且SEL A接VDRIVE，SEL B、C，DCIN B、C接數字地。具體配置如圖5所示。

3．2 數據采集傳輸流程

通過定時器中斷來控制信號的采樣間隔，設定S3C2410A的定時器0作為采樣定時器，并設置其工作于PWM方式，定時器0的PWM輸出TOUTO作為AD7656-1的模數轉換控制信號CON-VST的輸入，引腳GPFO （EINTO）設置為下降沿觸發。A／D采樣操作時序如圖6所示。當采樣定時器中斷發生，TOUTO（引腳GPBO）輸出高電平，發送CONVST信號給菊花鏈上的每個AD7656-1開始模數轉換。3μs后12個通道的數據全部轉換完，BUSY信號從高電平向低電平轉換，觸發EINTO中斷，開始數據傳送；GPG9輸出低電平給AD7656-1（1）和AD7656-1（2）的CS引腳，同時S3C2410A的SPI通道0開始讀數據。讀完12個通道的轉換結果后，GPG9恢復高電平輸出，TOUTO輸出低電平，完成一次采樣。等待下一個采樣定時器中斷發生，進行下一個采樣。可通過設定定時器0的內部寄存器TC-MPBO的值來控制TOUTO輸出高電平的寬度TPH。

AD7656-1通過DOUT A發送采集到的數據給S3C2410A，其發送時序如圖7所示。當BUSY從高電平返回低電平時表示轉換結束，觸發外部中斷，EINTO，通知 S3C2410A啟動SPI接收數據，CS信號變為低電平開始串行傳輸。在整個傳輸過程中，CS一直維持低電平，直到傳輸完為止。

3．3 軟件設計

在對三相交流電進行數據采集過程中，每個周期要求采樣256點，即20 ms采樣256點，也就是每78．125μs采樣一次。S3C241OA定時器O每78．125μs發生一次定時中斷，啟動A／D轉換。12個通道的數據全部轉換完后，BUSY信號變低觸發外部中斷0，通知S3C2410A讀取數據。S3C2410A輸出片選信號CS給AD7656-1，并通過SPIO開始讀取轉換結果。SPIO配置為主入從出（MISO）和MDA接收模式，因其只接收數據，故需同時發送啞元“OxFF”。把12路數據讀完，退出中斷，等待定時器下一次定時到，啟動下一次轉換。待256點數據轉換完之后，暫停定時計數，進行數據處理。完成后再次啟動定時，完成下一個周期的256點采集，流程如圖8（a）所示。其包括兩個中斷子程序：采樣定時器中斷子程序，用于啟動采樣信號CONVST并給外部中斷0置位，允許響應BUSY下降沿觸發中斷，如圖8（b）所示；外部中斷0（EINTO）子程序，用于啟動SPIO接收數據，如圖8（c）所示。

4、 結 論

本文介紹了16位模數轉換芯片AD7656-1的菊花鏈工作原理，設計了基于AD7656-1菊花鏈與S3C2410A數據采集接口，可實現12通道、高精度的ADC。SPI串行傳輸具有占用微處理器I／O資源少，硬件連接簡單等特點。當菊花鏈中AD7656-1芯片數量較多時，為了提高數據傳輸效率并滿足實時性要求，可以采用2個或3個串行口傳輸數據。主控處理器也可以采用DSP芯片，同樣能實現菊花鏈。本設計方案可廣泛應用于電力系統電能質量監控、變電站保護測控IED等嵌入式系統。

責任編輯：gt