對音頻設計人員的挑戰是制作與ASIC、處理器以及DC-DC轉換器共存的高性能、低噪聲模擬電路。例如，設想只影響典型音頻重放通路中一個元件――耳機驅動器的問題。

筆記本PC的耳機輸出在保持原始信號動態范圍的同時，必須用幅值達1Vrms的信號驅動低阻抗負載（典型值為32；有時低至16）。這個任務看起來簡單，但進一步分析就會發現它所面對一些嚴酷現實：

在單電源供電時，耳機輸出必須保持動態范圍，而該電源電壓通常從DC-DC轉換器獲取，并與高速數字電路共用。

根據這些電路的信號幅值與負載阻抗，從電源吸取的電流峰值可達90mA。

關斷電源或耳機驅動器時，應當聽不見咔嗒聲與瞬態雜音。

電源噪聲

為了實現合理的信噪比，必須抑制電源噪聲對耳機放大器輸出的影響，并且耳機驅動器的電源抑制是降低信噪比的關鍵。例如，基于CD或DVD信號的動態范圍可能超過90dB。假定音頻電源電壓上存在100mV的噪聲，其頻譜成分的絕大部分位于音頻帶寬以內，為了維持90dB動態范圍，必須將耳機輸出的噪聲降低至30μV左右。為了達到這一目的，在感興趣的頻率點耳機驅動器的PSRR必須超過70dB。

要在音頻頻帶獲得上述電源抑制比，必須采用考慮周全的設計方案，使放大器對音頻范圍內的電源噪聲提供一定的抑制能力。瀏覽絕大多數運放的數據資料后會發現，PSRR在接近DC處通常較高，而隨著頻率增加，將急劇下降（通常是-20dB/十倍頻程）。在20kHz處，一些器件的PSRR低于40dB。

一些DC-DC轉換器在音頻頻譜的上端產生更高的噪聲成分。盡管可以證實在那些頻率上聽得到的成分很少，但是仍然可以在耳機輸出端測量到噪聲。請注意，關于內置耳機驅動器的音頻DAC （或CODEC），絕大多數數據資料不會吸引讀者關注PSRR指標。即使提及，也通常以電氣特性中的一個條目出現，而不會給出PSRR隨頻率的變化曲線。

由于絕大多數耳機放大器都不能提供足夠的PSRR，可以加入外部低壓穩壓器（LDO）來凈化耳機放大器的電源。例如，為了在筆記本PC的音頻輸出端獲得足夠的電源噪聲抑制比，其中+5V仍然是通用的音頻電路電源電壓，而特定的節點通常被調節到4.7V左右。

像MAX4298/MAX4299 （超高PSRR立體聲驅動器）這樣的IC，通過對器件內部的關鍵節點在內部進行微調提高了PSRR，遠高于用其他方法獲得的PSRR。該方法使1kHz時的PSRR超過100dB，不再需要外部穩壓器（圖1）。

圖1. 在典型的MAX4298應用中，請注意220μF交流耦合電容阻礙了耳機的DC電壓。用可選的元件來控制斷電瞬變的幅值。

雜音抑制

雜音抑制是衡量IC能力的另一指標，也就是將IC靜音或上電（或斷電）時出現的突發性噪音或令人恐慌的瞬態噪音減小到最小的能力。很難在輸出驅動器中獲得這樣的性能，這是因為對輸出驅動器來說，沒有下游電路可以被靜音，從而屏蔽出現的異常信號。若插入了耳機，那么無論用什么驅動都不可避免的造成音頻系統的瞬變性能。

耳機驅動器通常采用單電源供電，并通過大電容實現對塞孔輸出的AC耦合，如圖2所示。這樣的安排可以防止耳機兩端出現DC電壓，該DC電壓可能破壞耳機的驅動單元。工作過程中，由于電容的耳機側是地電勢，而放大器輸出偏置約為滿擺幅的一半，因此隔直電容兩端有電壓。接通電源時，必須將電容充電至工作電壓，但是允許流過該電容的電流必然流經負載（耳機音頻線圈）。那么用什么方法才能防止該電流產生雜音信號呢？

圖2. 該電路是用于單電源產品中耳機驅動器的典型配置，其中包括串聯電容，與耳機阻抗一起構成了高通濾波器 （為了阻斷來自耳機的DC所必需的）。

有些設計使用放大器輸出周邊的JFET與分立元件抑制充電電流，有些電路則提供RC時間常數減緩導通時的聲音瞬變，從而通過降低干擾頻率的含量，減少干擾因素。有的產品采用了背對背指數斜坡（S形）進一步抑制上電引起的雜音。與RC指數方法不同的是，這種抑制方式不會引起dv/dt的突變。

斷電時的瞬變更難解決。放大器怎么才能在沒有電源的情況下控制輸出電容的放電？一種方法是為耳機放大器提供待機電源，該電源由電源接通時充滿電的電容提供，移去主電源之后，該電容還能提供足夠的能量從容地將放大器關斷。該技術的集成應用（圖1）產生了如圖3所示的波形。

圖3. 這些波形說明接通VCC （t = -1s）和移去VCC （t = 0s）時對圖1所示電路的影響。這里沒有給出VCC。請注意，MAX4298輸出端（上面的曲線）的S形跳變在負載端產生的輸出干擾（下面的曲線）平滑且有限。受控的輸出將導通時的聲音瞬變限制在較低的電平，人耳對其不太敏感。

如圖3所示，利用附加元件使MAX4298斷電時的聲音瞬變受到控制，抑制上電的瞬態噪音。該技術涉及輔助VCC引腳（SVCC）的使用。提供VCC時，外部肖特基二極管為儲能電容充電，當電源移去時，MAX4298的工作過程如下：

音頻靜音。

立體聲放大器還原到低瞬態電流模式，從SVCC引腳獲取電源。

輸出偏置電壓緩慢變化至地，通過鏡像上電波形、采用S形模式抑制上電瞬變，消除了dV/dt的突變。

儲能電容放電，由于輸出電壓為地，所以當SVCC電源最終消失時，輸出音頻的瞬變可以忽略。

與眾不同的方法

上述方案為了達到一個不明確的指標，需要付出相當大的努力（需要在BOM上添加額外的線路），而市場對這樣的特性評價不會很高。理想的方法是完全省去輸出電容，從而消除流經耳機音頻線圈的充電或放電的影響。為耳機驅動提供直流耦合、0V輸出偏置，并用雙極性電源為放大器供電，就可以省去這些電容。

即使絕大多數電池供電設計都受單端電源的限制，設計者還有一些選擇。一種選擇是使用第三個放大器為耳機提供滿擺幅一半的偏置，這樣就產生了“偽0V”輸出偏置。由于主立體聲放大器的偏置也是滿擺幅的一半，于是可以省去DC耦合電容。因此，第三個放大器必須具備從兩個主放大器吸取并提供電流的能力，并足以處理任何耳機插頭（塞孔必須與機殼隔離）插入時的ESD放電。

另一種選擇是利用提供的正電源產生專用的負電源，或使用傳統的產生負電源的器件（圖4）。對這種方法來說，ESD與接地都不成問題，并且額外的電壓幅度使輸出電壓峰-峰值幾乎翻倍――采用+3V或小于+3V電源供電時，這是很有用的。

圖4. 為了實現放大器的雙電源供電，板上電荷泵將正電源電壓反相。不再需要串聯電容，不過需要為電荷泵提供小的陶瓷電容，陶瓷電容的使用減小了PCB板的面積。

MAX4410耳機放大器通過正電源引腳產生內部負電源。由于放大器的直流輸出偏置為0V，因此不需要輸出電容。內部鎖定電路防止由于過低或上電、斷電過程中的電源電壓引起的偽操作，因此沒有雜音。由于放大器輸出電壓擺幅幾乎是單電源電壓的兩倍，因此還可以獲得其他優點，包括更大的信號擺幅以及更大的輸出功率。

進一步的障礙

目前正在進行的設計在產品投放市場之前通常會做出許多妥協。例如，ESD的要求可能需要在耳機驅動器與塞孔之間有磁珠或其他EMC措施。這些元件在音頻范圍內可能構成很大的阻抗，可能引起串擾問題與輸出功率損耗。不過，仔細的設計與Kelvin測量技術可以再現良好的音頻性能。

耳機返回電流也需要考慮。電流增加到100mA時，地平面或PCB引線上有限的阻抗可能產生顯著的IR跌落。相似的機制在與DC-DC轉換器共地時會使SNR變差。為了解決類似問題，使用專門的返回引線或覆銅會有所幫助。

數字化的未來？

除非數字輸入耳機飛速發展，否則驅動耳機插孔的電路仍需要采用模擬電路。D類設計可以維持數字音頻通路直至放大器輸出的性能，盡管需要濾波元件以保持效率，降低EMI。PSRR與雜音抑制仍會影響系統性能，所以在相當長的一段時間里，模擬硬件設計仍有重要意義。