摘要：設計了一種給單片毫米波集成電路(MMIC)中射頻低噪聲放大器(LNA)供電的電源模塊。該電源模塊集成在MMIC中并利用低壓差線性穩壓器(LDO)提供穩定的低噪聲電源電壓。由于傳統LDO結構噪聲較大，因此設計了一種電壓預調節和RC低通濾波相結合的新型LDO結構來降低電路噪聲，并針對RC低通濾波電路啟動慢的缺點提出了一種快速啟動的電路結構。利用SMIC 0.18 μm CMOS工藝對電路進行設計和仿真測試，測試結果表明，輸入電源電壓5 V，輸出電壓在1～4.2 V范圍內可調，電壓輸出線性調整率(LNR)為8.2 mV/V，負載調整率(LDR)為83.3 μV/mA，輸出噪聲電壓在1 kHz～100 kHz內的噪聲積分為34.94 μVrms，滿足LNA的供電要求。

0 引言

隨著毫米波雷達技術在汽車自動駕駛方面的應用，汽車毫米波雷達漸漸向高集成、高精度、高可靠性方向發展。從目前的研究情況和產品報道來看，僅有少數幾家公司能夠提供MMIC車載雷達的解決方案，技術研發尚不能完全滿足市場應用的需求。MMIC能夠集成射頻前端收發電路和中低頻信號處理電路。其中射頻LNA應用于毫米波信號接收端，它不僅要對接收到的微弱射頻信號進行放大，而且在放大的過程中要盡可能少地引入噪聲，以供后續電路對信號進行處理[1]。

射頻LNA由于對電源的噪聲比較敏感，無法與其他模塊共用一個電源管理單元(Power Management Unit, PMU)，所以需要獨立的電源模塊。目前LDO低噪聲優化設計主要分為兩個方面0。第一方面如圖1所示，通過改變傳統LDO電路結構并添加RC濾波網絡來降低電路噪聲，這種結構能有效地濾除前級電路的高頻噪聲，但其缺點是需要外接片外電容，增加了一個芯片引腳。第二種方法不改變傳統LDO的電路結構，由于噪聲的主要來源是帶隙基準源(BG)和誤差放大器(EA)，所以第二種方法通過設計低噪聲的BG和EA來實現低噪聲電壓輸出。這種方法無需片外電容，也不會增加芯片面積，但相對于第一種方法來說其降低高頻噪聲的效果較差。本文采用了新型的電路結構，同時也通過優化電路設計，盡量降低BG和EA的輸出噪聲。

1 LDO整體電路

圖1所示為本文設計的LDO電路結構圖，可以簡單分為前級預調節電路、濾波電路、后級調節電路3個部分[3]。

其中M2為預調整管，通過RDAC模塊中的R1、R2將電壓VI輸出為反饋電壓VFB，并與帶隙基準電壓VBG經誤差放大器EA相比較，通過控制M2的柵電壓來達到控制電壓VI的目的，由于噪聲主要來源于BG、EA和R1、R2，所以電壓VI通過低通濾波模塊，濾除高頻噪聲，再通過放大器AMP和調整管M1產生低噪聲輸出VOUT[4]。其中RS<7:0>8位數字控制信號通過改變R1、R2的比例來控制輸出電壓VOUT。C1、R1組成相位補償網絡，通過調節電路主極點的位置，使反饋環路具有足夠的相位裕度[5]。

通過式(5)可以看出通過電壓預調節和RC低通濾波之后，整體輸出噪聲功率明顯降低[8]。

2 各模塊具體電路設計2.1 帶隙基準源電路

如圖2所示，BG主要由3部分構成，分別是啟動電路、偏置電流產生電路、VBG產生電路[9]。

其中EN為控制信號，當EN為1時，ENN為0，M1～M5導通，M5會向偏置電路注入電流，使其脫離簡并點正常工作，而當EN為0時，電路停止工作。偏置電流產生電路通過電流鏡和電阻的組合產生基準電流，這些基準電流為放大器提供基準電流輸入。

BG的工作方式是通過正負溫度系數的相互抵消，來實現電壓基本不隨溫度變化的目的，VBG可表示為式(6)。

通過式(6)、式(7)可以得出，通過增大mn的乘積能夠有效地減小噪聲。

2.2 放大器電路

在BG、前級預調節環路和快速啟動RC濾波電路中的放大器均采用折疊式共源共柵結構。它的好處是在保證足夠的環路增益的情況下，電路具有較快的響應速度，電路引入的噪聲適中，在可控范圍內，具體電路如圖3所示。

后級調整電路中的AMP采用經典二級運放結構。它的優點是高增益、低噪聲并且具有比較大的輸出電壓擺幅[10]。

折疊式共源共柵結構的主要噪聲來源為M7～M8、M9～M10、M15～M16。總的輸入噪聲分為熱噪聲和閃爍噪聲兩部分，其中輸入熱噪聲為：

其中k為玻爾茲曼常數，T為絕度溫度，gm為MOS管的跨導。輸入閃爍噪聲如式(9)所示。

2.3 快速啟動低通濾波電路

對于普通的RC濾波電路，其截止頻率如式(11)所示：

由式(10)可以看出濾除噪聲的效果越好，RC低通濾波電路的啟動時間就越長。針對這一缺點，提出了一種快速啟動的RC低通濾波電路。如圖4所示。

M1為開關管，M2～M6工作在深三極管區，可以看作是一系列的電阻串聯。電路啟動瞬間，VCTRL為低電平，M1導通，給電容C0充電，當VI=VO時，VCTRL轉換為高電壓，M1關斷，此時，RC濾波電路開始工作。其中兩個反相器級聯對誤差放大器(EA)輸出電壓進行數字化處理，使VCTRL更有效地控制開關M1。

本設計中電容C的取值在納法量級，很難集成到芯片內部[11]，所以采用芯片外部連接電容的方式，同時也會相應的增加一個芯片引腳。

3 版圖和整體電路仿真3.1 版圖

圖5所示為LDO的版圖，整體芯片面積大約0.03 mm2。傳統的LDO僅需要兩個運放，本設計多使用了兩個運放來滿足低噪聲和快速啟動的實際需要，雖然相對來說增大了芯片的面積，但其性能上的優勢足以彌補面積上的損耗。

3.2 整體電路仿真

采用Cadence Spectre工具對整體電路仿真測試，圖6所示為LDO整體電路測試結果。其中VDD=5 V，VOUT輸出標準電源電壓3.3 V。由圖可以看出電路啟動時間小于1 ms，整體電路有較好的穩定性。

圖7所示對電路的LNR進行仿真，VDD在4～6 V范圍內變化，VOUT僅改變了16.4 mV。

通過計算可知其LNR為：

圖8所示為電路LDR測試結果。其中負載電流在1～30 mA范圍內變化，輸出電壓僅變化了0.25 mV。通過式(15)可以計算得出LDR為：

圖9所示為輸出噪聲的仿真結果，圖中所示的輸出噪聲密度(單位V/sqrt(Hz))曲線是對輸出噪聲功率(單位V2/Hz)進行開平方運算。

經計算，在1 kHz～100 kHz(陰影部分面積)范圍內的噪聲積分為34.94 μVrms。

4 結論

本文設計了一種給MMIC中LNA供電的電源模塊，其性能參數對比如表1所示。從具體數據對比中可以看出本文設計的電源模塊集成了電壓基準源，并且具有較寬的輸出電壓范圍和較小的輸出噪聲，各性能參數均滿足設計應用的要求。