對于所有帶有 TPS3820-xx-Q1 的新設計，請使用 TPS3820-xxQPDBVRQ1 零件編號。TPS3820-xxQP 在功能上等效，是 TPS3820xxQ 的替代品。不建議將 TPS3820-xxQDBVRQ1 用于新設計 （NRND）。
*附件：帶看門狗定時器的 TPS382x-xx-Q1 電壓監視器數據表.pdf

TPS382x-xx-Q1 系列監控器主要為 DSP 和基于處理器的系統提供電路初始化和時序監控。上電期間，當電源電壓 VDD 大于 1.1V 時，RESET 置位。此后，只要 VDD 保持在閾值電壓 VIT? 以下，電源電壓監控器就會監控 VDD 并保持 RESET 低電平。內部定時器延遲輸出返回到非活動狀態 （高），以驗證系統復位是否正確。延遲時間 td 在 VDD 上升到閾值電壓 VIT - 以上后開始。當電源電壓降至閾值電壓 VIT? 以下時，輸出再次變為有效 （低電平）。無需外部組件。該系列的所有器件都具有一個固定的感應閾值電壓 VIT–，由內部分壓器設置。TPS382x-xx-Q1 系列還提供 200 毫秒 （TPS3820-xx-Q1） 和 1.6 秒 （TPS3823/4/8-xx-Q1） 的看門狗超時選項。

特性

• 適用于汽車應用
• 符合 AEC-Q100 標準，結果如下：
  • 器件溫度等級 1：–40°C 至 125°C
  • 器件 HBM ESD 分類 2 級
  • 器件 CDM ESD 分類等級 C4B
• ESD 保護超過 2000V，符合 MIL-STD-883 方法 3015;使用人體模型 （C = 100pF， R = 1500Ω）
• 具有 200ms （TPS3823/4/5/8-xx-Q1） 或 25ms （TPS3820-xx-Q1） 固定延遲時間的上電復位發生器
• 手動復位輸入 （TPS3820/3/5/8-xx-Q1）
• 復位輸出提供低電平有效 （TPS3820/3/4/5-xx-Q1）、高電平有效 （TPS3824/5-xx-Q1） 和漏極開路 （TPS3828-xx-Q1）
• 電源電壓監控范圍：2.5V、3V、3.3V、5V
• 看門狗定時器 （TPS3820/3/4/8-xx-Q1）
• 電源電流為 15μA（典型值）
• 5 引腳 SOT-23 封裝
• 溫度范圍：?40°C 至 125°C

參數

方框圖

1. 產品概述

TPS382x-xx-Q1 系列是一款集成有看門狗定時器的電壓監視器，專為DSP、微控制器或微處理器等處理器基系統提供電路初始化和時序監督功能。該系列適用于汽車、工業設備、可編程控制、便攜式電池供電設備等多個領域。

2. 主要特性

• ?看門狗定時器?：TPS3820/3/4/8-xx-Q1 設備內置看門狗定時器，需定期觸發以避免復位信號發出。
• ?多種輸出類型?：提供活性低（TPS3820/3/4/5-xx-Q1）、活性高（TPS3824/5-xx-Q1）和開漏輸出（TPS3828-xx-Q1）選項。
• ?固定延遲時間?：電源上電復位發生器具有固定延遲時間，TPS3820-xx-Q1 為25ms，TPS3823/4/5/8-xx-Q1 為200ms。
• ?手動復位輸入?：TPS3820/3/5/8-xx-Q1 設備具有手動復位輸入（MR），允許外部邏輯信號強制復位。
• ?寬供電電壓范圍?：支持2.5V、3V、3.3V和5V的供電電壓范圍。
• ?AEC-Q100 認證?：適用于汽車電子應用，滿足AEC-Q100標準。
• ?低功耗?：典型供電電流為15μA。

3. 電氣特性

• ? 高電平輸出電壓（V_OH） ?：根據供電電壓和輸出電流的不同，V_OH 的典型值為0.8 × V_DD 至 V_DD - 1.5V。
• ? 低電平輸出電壓（V_OL） ?：在I_OL = 1mA至3mA時，V_OL 的典型值為0.4V至0.45V。
• ? 上電復位電壓（V_POR） ?：當V_DD ≥ 0.9V時，RESET 輸出變為活性。
• ? 輸入閾值電壓（V_IT-） ?：根據不同型號，V_IT- 的典型值范圍為2.19V至4.55V。
• ? 看門狗超時時間（t_tout） ?：TPS3820-xx-Q1 為112ms至300ms，TPS3823/4/8-xx-Q1 為0.9s至2.5s。

4. 封裝與尺寸

• ?封裝類型?：采用5引腳SOT-23封裝，尺寸為2.90mm × 1.60mm。

5. 應用領域

• ?汽車電子?：適用于汽車DSPs、微控制器或微處理器等系統。
• ?工業設備?：可用于工業控制系統和可編程控制設備。
• ?便攜式設備?：適用于便攜式和電池供電設備，如智能手機、平板電腦等。

6. 設計注意事項

• ?看門狗定時器觸發?：需確保WDI引腳定期觸發，以避免不必要的復位。
• ?去耦電容?：建議在V_DD引腳附近放置0.1μF的陶瓷去耦電容，以提高穩定性。
• ?復位電路設計?：在設計復位電路時，需考慮RESET輸出的驅動能力和負載特性。