電源抑制能力

原理

電源抑制（Power Supply Rejection）能力是SoC系統中電源模塊很重要的指標，在當今數字和模擬電路高度集成的趨勢下，一個能提供穩定輸出電壓的系統模塊顯得尤為重要，而這個模塊又很容易受到供電電源的噪聲和紋波影響，電源抑制能力描述的就是對這一類影響的抑制能力。

實際電路搭建

LDO理論電路

使用巨霖PowerExpert軟件可以搭建一個LDO的器件結構示意圖：

上圖中的放大器作為誤差放大器，電壓從放大器輸出經過一個PMOS，為電阻R_1和R_2提供電流，實現分壓。假設該誤差放大器跨導為，小信號等效電阻為，輸出電阻為。為了保證靜態功耗低，R_1和R_2取值應保證。上述電路圖是一個LDO的結構模型，展示了LDO的基本原理，下面分析輸入電壓紋波對輸出電壓的影響。

PSR分析電路

LDO在分析PSR時的等效電路可以看成，PMOS的輸出電阻與總電路的輸出電阻的串聯，總電路輸出電阻等于輸出端開環等效電阻與閉環反饋電阻的并聯，開環輸出電阻為，閉環反饋電阻為是電路的環路增益，等效電路如下：

PSR可以看做是上圖中VDD與Vout的電壓比值，即。

在電路實際工作在不同頻率下PSR的值也會不同，在低頻階段，高環路增益導致電流絕大部分流向，又由于，所以這也是理想情況；在頻率升高至放大器帶寬以上時，放大器的開環增益下降，這導致增大，PSR變差。開環增益需乘上衰減因子，表示放大器的帶寬，當頻率增加到單位增益頻率（Unit Gain Frequency，簡稱UGF）時，放大器增益為1，反饋環路消失，失效；當頻率繼續增加，電容的等效阻抗繼續減小，從而對的分流程度繼續增大，輸出端的交流分量減小，VDD的交流分量不變。在頻率增加過程中PSR的表達式變化如下：

仿真驗證

在巨霖PowerExpert中搭建LDO的PSR分析電路并進行AC仿真，仿真電路和結果如下：

由仿真結果可見，該電路的PSR變化趨勢符合上述分析。

PSR優化

通過上述對 LDO 電路的電源抑制比 PSR 進行了分析量化，在實際設計過程中有很多種優化放置，篇幅問題本文僅簡單提出三種，不做仿真和驗證。最直接方式是增加輸出電容減小噪聲，從而提高PSR，但是這會增大器件的版圖面積，增加成本；還可以減小 LDO 的負載，電路對電源噪聲敏感度降低，但會導致高功耗，影響使用壽命；還可以采用高PSR 基準源，使供電電源更穩定，電源噪聲對輸出更少影響，但電路結構變得更加復雜，還引入了新噪聲源。綜上所述，以上這些方式都有各自優點與缺點，在實際設計中需要考慮各種因素，選擇適合的優化方式，再使用仿真軟件驗證，巨霖的PowerExpert作為電路仿真軟件，具有精度高，收斂性好，器件庫豐富等優勢，可以在實際電路設計中精準仿真電路，成為工程師們設計環節的有力助手。

歡迎從官網申請試用我們的軟件，過程中的任何疑問可聯系support技術人員，期待與您的交流！