以下文章來源于數字積木，作者數字積木

1，板卡概述

此款開發板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型號為 XC7Z020-2CLG484I，484 個引腳的 FBGA 封裝。ZYNQ7000 芯片可成處理器系統部分 Processor System（PS）和可編程邏輯部分 Programmable Logic（PL）。在 該開發板上，ZYNQ7000 的 PS部分和 PL 部分都搭載了豐富的外部接口和設備，方便用戶的使用和功能驗證。另外開發板上集成了 JTAG_UART 下載器電路，用戶只用一個 USB 線就可以對開發板進行下載和調試。下圖為整個板卡的系統組成圖 ：

該開發平臺定位于初學者的入門學習以及功能開發驗證使用。

開發平臺所能含有的接口和功能如下：

USB TYPE-C電源輸入接口，支持DP協議電源輸入 ，支持5V,9V,12V 等電壓配置，默認輸入配置為12V ；

采用 TI的型號為 TPS82130SILT的 MicroSiP 電源模塊 ，為板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V等多路供電 ；

Xilinx ARM+FPGA 芯片 Zynq-7000 XC7Z020-2CLG484I

兩片大容量的 4Gbit（共 8Gbit）高速 DDR3 SDRAM,可作為 ZYNQ 芯片數據的緩存，也可以作為操作系統運行的內存 ， DDR型號為 MT41K256M16TW-107IT 。

一片 256Mbit 的 QSPI FLASH, 可用作 ZYNQ 芯片的系統文件和用戶數據的存儲 ，flash型號為 N25Q128A13ESE40F ;

1 路 Micro SD 卡座，用于存儲操作系統鏡像和文件系統。

一片EMMC芯片 ，容量為 8Gbytes , 用于存儲操作系統鏡像和文件系統 ， 型號為 MTFC8GAKAJCN-4M。

一路10/100M/1000M以太網RJ45接口, 可用于和電腦或其它網絡設備進行以太網數據交換;

一路 HDMI 圖像視頻輸出接口, 能實現 1080P 的視頻圖像傳輸；

板載一個 33.333Mhz 的有源晶振，給 PS 系統提供穩定的時鐘源，一個 50MHz 的有源晶振，為 PL 邏輯提供額外的時鐘；

一路 USB JTAG 口，集成有JTAG和UART功能，通過 USB 線及板載的 JTAG 電路對 ZYNQ 系統進行調試和下載。

一片 IIC 接口的 EEPROM ，型號為 M24C08-WDW6TP ， 容量為 1Kbytes;

通過跳線帽進行啟動模式修改，支持JTAG，SD卡，FLASH啟動模式，方便用戶開發調試 。

一路USB接口 ， 可用于開發板連接鼠標、鍵盤和 U 盤等 USB 外設;

2個FPGA狀態指示燈（DONE ， INIT_B），用于方便查看FPGA的狀態 。

2 個系統復位按鍵， 采用專用的復位芯片，用于控制芯片的系統復位 ；

4 個用戶發光二極管 LED，包括2個單色LED和2個RBG LED ，均連接在PL端進行控制;

2 個FPGA狀態指示燈 ，連接到FPGA的DONE和INIT引腳上，用于標識FPGA配置完成以及初始化狀態。

3個電源狀態指示燈，分別用于標識電源輸入有效，調試口輸入有效，以及電源模式輸出有效。

2 個 PL 控制按鍵，4個微型撥碼開關，均連接在PL端。

一片IIC接口的溫度傳感器芯片，可用于檢測環境溫度。

LCD屏幕接口，采用RGB888時序接口，支持顯示屏幕 以及觸摸功能。

板卡設計有OLCD屏幕接口，采用IIC接口，支持簡單內容的顯示。

一路風扇控制接口，12V供電，支持PWM風扇調速 。

2 路 40 針的擴展口（2.54mm 間距），用于擴展 ZYNQ 的 PL 部分的 IO。

2，結構尺寸

開發板的尺寸為精簡的 80mm x 75mm, PCB 采用 10 層板設計。板子四周有 4 個螺絲定位孔，用于固定開發板，定位孔的孔徑為 2.5mm(直徑），下圖為整個板卡的結構示意圖：

板卡實物圖如下 ：

3，電源設計

3.1 電源輸入

采用USB TYPE-C電源輸入為板卡供電，供電的USB連接器位號為 J21，LED9為電源輸入指示燈 ，當電源輸入有效時，LED9點亮 。

3.2 PD協議

通過CH224K芯片提供 PD 供電支持 ，支持5V,9V,12V 等電壓請求，默認輸入配置為12V 。

CH224 單芯片集成 USB PD 等多種快充協議，支持 PD3.0/2.0，BC1.2 等升壓快充協議，支持 4V 至 22V 輸入電壓，自動檢測VCONN 及模擬 E-Mark 芯片，最高支持 100W 功率，內置 PD 通訊模塊，集成度高，外圍精簡。集成輸出電壓檢測功能，并且提供過溫、過壓保護等功能。可廣泛應用于各類電子設備拓展高功率輸入如無線充電器、電動牙刷、充電剃須刀、鋰電池電動工具等各類應用場合。

CH224K 使用 Type-C 母口供電，電平配置支持 5/9/12/15/20V（圖中電平方式配置為 12v），通過修改 CFG1 ，CFG2，CFG3的連接關系來配置請求電壓 ，用戶可修改 CFG 引腳的配置來調整輸入請求電壓 。實際請求的電壓取決于電源適配器支持的輸出模式 。

3.3 排針供電

板卡還設計有一路排針的電源接口 ，可作為電源輸入或輸出使用 。排針位號為 J6 ， 為 2.54mm 間距的 4PIN 單排排針 。

當用戶不方便使用 Type-C 接口供電時， 也可使用該排針接口為板卡進行供電 ，輸入電壓支持 5V- 15V 范圍 。

或者使用 Type-C 接口供電時，該接口也可支持為其他模塊提供供電 。

3.4 電源模塊

采用 TI的型號為 TPS82130SILT的 MicroSiP 電源模塊 ，為板上提供 1.0V， 1.5V，1.8V，3.3V，5.0V等多路供電 ；通過 TI 的 TPS51200 生成 DDR3 需要的 VTT 和 VREF 電壓。

TPS82130 是一款 17V 輸入 3A 降壓轉換器 MicroSiP 電源模塊，經優化具有小解決方案尺寸和高效率等特性。該模塊集成了一個同步降壓轉換器和一個電感器，以簡化設計、減少外部元件數量并縮小 PCB 面積。該模塊采用緊湊的薄型封裝，適合通過標準表面貼裝設備進行自動組裝。

TPS51200 器件是一款灌電流和拉電流雙倍數據速率 (DDR) 終端穩壓器，專門針對低輸入電壓、低成本、低噪聲的空間受限型系統而設計。

各個電源分配的功能如下表所示：

因為 ZYNQ 的 PS 和 PL 部分的電源有上電順序的要求，在電路設計中，按照ZYQN 的電源要求設計，上電依次為 1.0V -> 1.5V -> 1.8 V -> 3.3V -> 5.0V 。下圖為電源的電路設計：

3.5FPGA供電系統

ZYNQ 芯片的電源分 PS 系統部分和 PL邏輯部分，兩部分的電源分別是獨立工作。PS 系統部分的電源和 PL 邏輯部分的電源都有上電 順序，不正常的上電順序可能會導致 ARM 系統和 FPGA 系統無法正常工作。

PS 部分的電源有 VCCPINT、VCCPAUX、VCCPLL 和 PS VCCO。VCCPINT 為 PS 內核供電引腳，接 1.0V；VCCPAUX 為 PS 系統輔助供電引腳，接 1.8V；VCCPLL 為 PS 的內部時鐘PLL 的電源供電引腳，也接 1.8V；PS VCCO 為 BANK 的電壓，包含 VCCO_MIO0，CCO_MIO1 和 VCCO_DDR，根據連接的外設不同，連接的電源電源也會不同，在該核心板上，VCC_MIO0 連接 3.3V， VCCO_MIO1 連接 1.8V，VCCO_DDR 連接 1.5V。PS 系統要求上電順序分別為先 VCCPINT 供電，然后 VCCPAUX 和 VCCPLL，最后為 PS VCCO。斷電的順序則相反。

PL 部分的電源有 VCCINT, VCCBRAM, VCCAUX 和 VCCO。VCCPINT 為 FPGA 內核供電引腳，接 1.0V；VCCBRAM 為 FPGA Block RAM 的供電引腳；接 1.0V；VCCAUX 為 FPGA輔助供電引腳, 接 1.8V；VCCO 為 PL 的各個 BANK 的電壓，包含 BANK13，BANK34，BANK35，在 AX7020 開發板上，BANK 的電壓連接 3.3V。PL 系統要求上電順序分別為先VCCINT 供電，再是 VCCBRAM, 然后是 VCCAUX，最后為 VCCO。如果 VCCINT 和 VCCBRAM的電壓一樣，可以同時上電。斷電的順序則相反。

4，ZYNQ7000

4.1 主芯片介紹

開發板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型號為 XC7Z020-2CLG484I。

zynq7000系列的結構如下圖所示。芯片的 PS 系統集成了兩個 ARM Cortex-A9 處理器，AMBA互連，內部存儲器，外部存儲器接口和外設，外設主要包括 USB 總線接口，以太網接口，SD/SDIO 接口，I2C 總線接口，CAN 總線接口，UART 接口，GPIO 等。

PL端結構與A7系列相似，大體就包括電源模塊、時鐘CMT、IO模塊（IOB、GTP、memory interface、pcie）、CLB、BRAM、GTP、DSP、jtag調試口等。

PS端包含1個APU單元，APU內有兩個cotex-a9核用于運算，一個SCU用于處理數據的一致性，然后包含L1、L2級緩存，一個GIC用于中斷控制，一個256KB SRAM用于程序運行，另外包含TTC、看門狗、DAP調試口等。PS端還包含一個Central Interconnect，用于互連IOP（CAN、SPI、UART、SD、USB、ETHERNET等外設），互連flash，互連DDR，互連OCM Interconnect。PS端還包含clock生成模塊、復位模塊等。

4.2 ZYNQ7000命名規則

Zynq其命名規則遵循一定的規則和約定。型號由系列代號，數字序列，速度等級，封裝類型，溫度等級等部分組成， 例如，Zynq-7000系列包括Zynq-7010、Zynq-7020、Zynq-7030、Zynq-7040、Zynq-7100、等型號，其中數字和字母的組合表示不同的芯片性能等級，速度等級包括 -1 ，-L1，-2 ，-L2，-3等，溫度等級支持商業級，工藝級等。詳細內容見于下圖 ：

4.3 芯片資源

PS 系統部分的主要參數如下：

基于 ARM 雙核 CortexA9 的應用處理器

每個 CPU 32KB 1 級指令和數據緩存，512KB 2 級緩存 2 個 CPU 共享

片上 boot ROM 和 256KB 片內 RAM

外部存儲接口，支持 16/32 bit DDR2、DDR3 接口

兩個千兆網卡支持：發散-聚集 DMA ，GMII，RGMII，SGMII 接口

兩個 USB2.0 OTG 接口，每個最多支持 12 節點

兩個 CAN2.0B 總線接口

兩個 SD 卡、SDIO、MMC 兼容控制器

2 個 SPI，2 個 UARTs，2 個 I2C 接口

4 組 32bit GPIO，54（32+22）作為 PS 系統 IO，64 連接到 PL

PS 內和 PS 到 PL 的高帶寬連接

PL 邏輯部分的主要參數如下：

邏輯單元 Logic Cells：85K

查找表 LUTs: 53,200

觸發器(flip-flops): 106,400

乘法器 18x25MACCs：220

Block RAM：4.9 Mb

兩個 AD 轉換器,可以測量片上電壓、溫度感應和高達 17 外部差分輸入通道，最大轉換速率為1MBPS

4.4 各bank電壓

該主芯片的各個BANK功能以及BANK描述如下 ：

FPGA的器件管腳按照Bank進行劃分，每個Bank獨立供電，以使FPGA I/O適應不同電壓標準，增強I/O設計的靈活性。主芯片各個板卡的設計如下表：

4.5 調試接口

板卡集成由一路 USB JTAG 口，集成有JTAG和UART功能，通過 USB 線及板載的 JTAG 電路對 ZYNQ 系統進行調試和下載，無需外置仿真器和串口調試器。用戶無需購買額外的下載器，只要一根 USB 線就能進行 ZYNQ 的開發和調試了，調試的USB接口位號為 J8 。當調試USN輸入有效時，LED10會點亮。

通過 FT2232H 提供JTAG和UART支持 。FT2232H是一個USB2.0高速（每秒480兆位）至UART/FIFO 芯片。具有在多種工業標準串行或并行接口配置的能力。有兩個多協議同步串行引擎（MPSSE）允許使用JTAG，I2C和SPI兩個通道同時進行通信。多協議同步串行引擎 (MPSSE) 是某些 FTDI 客戶端 IC 的一項功能，允許模擬多種同步串行協議，包括 SPI、I2C 和 JTAG。

5，時鐘配置

板上分別為 PS 系統和 PL 邏輯部分提供了有源時鐘， PS 系統和 PL 邏輯可以單獨工作。

5.1 PS系統時鐘源

ZYNQ 芯片通過開發板上的 X1 晶振為 PS 部分提供 33.333MHz 的時鐘輸入，3.3V 供電。時鐘的輸入連接到 ZYNQ 芯片的 BANK500 的 PS_CLK_500 的管腳上。其原理圖如圖 所示：

時鐘引腳分配：

5.2 PL系統時鐘源

板上提供了單端 50MHz 的 PL 系統時鐘源，3.3V 供電。晶振輸出連接到FPGA 的全局時鐘(MRCC)，這個 GCLK 可以用來驅動 FPGA 內的用戶邏輯電路。該時鐘源的原理圖如圖所示

時鐘引腳分配：

6，PS端設計

6.1 啟動模式配置

板卡支持三種啟動模式。這三種啟動模式分別是 JTAG 調試模式,QSPI FLASH 和 SD 卡啟動模式。ZYNQ 芯片上電后會檢測響應 MIO 口的電平來決定那種啟動模式。用戶可以通過核心板上的跳線來選擇不同的啟動模式 。

ZYNQ7000 完整的啟動模式MIO配置如下表 （節選自UG585）：

6.2 QSPI FLASH

開發板配有一片 256Mbit 大小的 Quad-SPI FLASH 芯片，型號為 N25Q128A13ESE40F ，它使用3.3V CMOS 電壓標準。由于 QSPI FLASH 的非易失特性，在使用中， 它可以作為系統的啟動設備來存儲系統的啟動鏡像。這些鏡像主要包括 FPGA 的 bit 文件、ARM 的應用程序代碼以及其它的用戶數據文件。

SPI FLASH 連接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上，在系統設計中需要配置這些 PS 端的 GPIO 口功能為 QSPI FLASH 接口。

配置芯片引腳分配：

6.3 EMMC

板配有一片大容量的 8GB 大小的 eMMC FLASH 芯片，型號為MTFC8GAKAJCN-4M，它支持 JEDEC e-MMC V5.0 標準的 HS-MMC 接口，電平支持 1.8V或者 3.3V。eMMC FLASH 和 ZYNQ 連接的數據寬度為 4bit。

由于 eMMC FLASH 的大容量和非易失特性，在 ZYNQ 系統使用中，它可以作為系統大容量的存儲設備，比如存儲 ARM 的應用程序、系統文件以及其它的用戶數據文件。

EMMC 連接到了 ZYNQ 的 PS 端接口，接口采用 SD 模式。EMMC 具備體積小，容量大，使用方便，速度快等優點，數據時鐘可以達到 50MHZ。由于直接焊接在板上，因此可以在震動或者環境相對惡劣的場合使用。

eMMC FLASH 連接到 ZYNQ 的 PS 部分 BANK500 的 GPIO 口上，在系統設計中需要配置這些 PS 端的 GPIO 口功能為 EMMC 接口。

EMMC 的電路設計如下：

EMMC 的參數如下:

芯片類型:MTFC8GAKAJCN-4M

容量:8G Byte

廠家:Micron

EMMC芯片引腳分配：

6.4 以太網

板卡設計有一路10/100M/1000M以太網RJ45接口, 可用于和電腦或其它網絡設備進行以太網數據交換;

板上通過 Realtek RTL8211E-VL 以太網 PHY 芯片用戶提供網絡通信服務 ，RTL8211E是Realtek瑞昱推出的一款高集成的網絡接收PHY芯片，它符合10Base-T，100Base-TX和1000Base-T IEEE802.3標準，該芯片在網絡通信中屬于物理層，用于MAC與PHY之間的數據通信。目前有RTL8211E-VB-CG、RTL8211E-VL-CG、RTL8211EG-VB-CG等三個版本。

以太網 PHY 芯片是連接到 ZYNQ 的 PS 端 BANK501 的 GPIO 接口上。RTL8211E-VL 芯片支持 10/100/1000 Mbps 網絡傳輸速率，通過 RGMII 接口跟 Zynq7000 PS 系統的 MAC 層進行數據通信。RTL8211E-VL 支持ＭDI/MDX 自適應，各種速度自適應，Master/Slave 自適應，支持 MDIO 總線進行 PHY 的寄存器管理。

RTL8211E的電路設計如下：

RTL8211E-VL 上電會檢測一些特定的 IO 的電平狀態，從而確定自己的工作模式。配置電路以及配置項如下圖所示：

當網絡連接到千兆以太網時，FPGA 和 PHY 芯片 RTL8211E-VL 的數據傳輸時通過 RGMII總線通信，傳輸時鐘為 125Mhz，數據在時鐘的上升沿和下降樣采樣。

當網絡連接到百兆以太網時，FPGA 和 PHY 芯片 RTL8211E-VL 的數據傳輸時通過 RMII總線通信，傳輸時鐘為 25Mhz。數據在時鐘的上升沿和下降樣采樣。

以太網引腳分配如下：

6.5 DDR

板上配有兩個的4Gbit（512MB）的DDR3芯片(共計8Gbit),型號為 MT41K256M16TW-107IT 。DDR的總線寬度共為32bit。該DDR3存儲系統直接連接到了ZYNQ處理系統（PS）的BANK 502的存儲器接口上。

DDR3 的硬件設計需要嚴格考慮信號完整性，在電路設計和 PCB 設計的時候已經充分考慮了匹配電阻/終端電阻,走線阻抗控制，走線等長控制， 保證 DDR3 的高速穩定的工作。

DDR的電路設計如下圖 ：

6.6 SD 卡

板包含了一個Micro型的SD卡接口，以提供用戶訪問SD卡存儲器，用于存儲ZYNQ芯片的BOOT程序，Linux操作系統內核, 文件系統以及其它的用戶數據文件。SDIO信號與ZYNQ的PS BANK501的IO信號相連，因為該BANK的VCCMIO設置為1.8V，但SD卡的數據電平為3.3V, 我們這里通過 MAX13035EETE+ 電平轉換器來連接。

SD卡的電路設計如下：

SD 卡槽引腳分配

6.7 USB

板卡使用的USB2.0收發器是一個1.8V的，高速的支持ULPI標準接口的USB3320C-EZK。ZYNQ的USB總線接口和USB3320C-EZK收發器相連接，實現高速的USB2.0 Host模式和Slave模式的數據通信。USB3320C的USB的數據和控制信號連接到ZYNQ芯片PS端的BANK501的IO口上 。

USB2.0 引腳分配 ：

7，PL端外設

7.1 用戶LED

板卡設計有4 個用戶發光二極管 LED，包括2個單色LED和2個RBG LED ，均連接在PL端進行控制 ;

LED通過 TXS0108 電平轉換芯片連接到FPGA的引腳 ， FPGA一側的的IO電壓為1.8V。當FPGA的IO電平為低時，LED點亮。

LED燈的電路設計如下 ;

LED的 引腳分配 ：

7.2 按鍵

板卡設計有 2 個 PL 控制按鍵 ,連接在PL端 , FPGA一側的的IO電壓為1.8V ，當按鍵按下時，FPGA側檢測到高電平，按鍵松開時，檢測到低電平。按鍵的電路設計如下：

按鍵的引腳分配如下：

7.3 編碼開關

板卡設計有4個微型撥碼開關，連接在PL端，FPGA一側的的IO電壓為1.8V 。

編碼開關的引腳分配如下：

7.4 調試串口

調試串口設計在PL端，連接到FT2232芯片的串口收發引腳上，IO電平為3.3V。

7.5 EEPROM

板卡設計有一片 IIC 接口的 EEPROM ，型號為 M24C08-WDW6TP ， 容量為 1Kbytes;

7.6 風扇控制

板卡設計有一路風扇控制接口，12V供電，支持PWM風扇調速 。風扇的控制由 ZYNQ 芯片來控制，控制管腳連接到 FPGA的 IO ，如果 IO 電平輸出為高，MOSFET 管導通，風扇工作，如果 IO 電平輸出為低，風扇停止。板上的風扇設計圖如下圖 所示:

7.7 OLED接口

板卡設計有OLCD屏幕接口，采用IIC接口，支持簡單內容的顯示。采用4PIN 2.54間距的單排排針，包括3.3V供電，地，SDA，SCL信號 。

7.8 溫度傳感器

板卡設計有一片IIC接口的溫度傳感器芯片，可用于檢測環境溫度。

7.9 HDMI

板卡設計有一路 HDMI 圖像視頻輸出接口, 能實現 1080P 的視頻圖像傳輸；開發板上通過 FPGA 的差分 IO直接連接到 HDMI 接口的差分信號和時鐘，在 FPGA 內部實現 HMDI 信號的差分轉并行再進行編解碼，實現 DMI 數字視頻輸入和輸出的傳輸解決方案，最高支持 1080P@60Hz 的輸入和輸出的功能。

板卡上采用 TPD12S016RKTR 芯片作為HDMI的接口防護芯片 。TPD12S016 是一款單芯片高清多媒體接口 (HDMI) 器件，具有自動方向感應 I2C 電壓電平轉換緩沖器、負載開關和集成式低電容高速靜電放電 (ESD) 瞬態電壓抑制 (TVS) 保護二極管。通過 55mA 限流 5V 輸出 (5V_OUT) 為 HDMI 電力線供電。5V_OUT 和熱插拔檢測 (HPD) 電路的控制與 LS_OE 控制信號無關，其通過 CT_HPD 引腳進行控制，使得在啟用 HDMI 鏈路前即可激活檢測方案（5V_OUT 和 HPD）。SDA、SCL 和 CEC 線路上拉到 A 側的 VCCA。在 B 側，CEC_B 引腳上拉到內部 3.3V 電源軌，SCL_B 和 SDA_B 均上拉到 5V 電源軌 (5V_OUT)。SCL 和 SDA 引腳滿足 I2C 規范，可驅動高達 750pF 電容負載，超出了 HDMI 1.4 規范。HPD_B 端口配有毛刺脈沖濾波器，可在插入 HDMI 連接器時避免由插座跳起引起的錯誤檢測。TPD12S016 的 5V_OUT 引腳具有反向電流阻斷功能。系統斷電時，SCL_B、SDA_B 和 CEC_B 引腳也具有反向電流阻斷功能。

HDMI接口的引腳定義如下 ：

7.10 RGB_LCD

板卡設計有LCD屏幕接口，采用RGB888時序接口，支持顯示屏幕以及觸摸功能 。采用FPC連接器和屏幕相連接，FPC引腳定義兼容正點原子的LCD RGB屏幕接口，用戶可自行購買正點原子的RGB LCD顯示屏幕進行開發調試 。

RGB_LCD接口的引腳定義如下 ：

7.11 擴展口

擴展口 J2 和J30J均為 40 管腳的 2.54mm 的雙排連接器，為用戶擴展更多的外設和接口，擴展口上包含 5V 電源 1 路，3.3V 電源 2 路，地 3 路，IO 口 34 路。IO 口的信號連接到 ZYNQ PL 的 BANK13 和 BANK34 上，電平為 3.3V。

切勿直接跟 5V 設備直接連接，以免燒壞 FPGA。如果要接 5V 設備，需要接電平轉換芯片。

在擴展口和 FPGA 連接之間串聯了 ESD （Electro-Static discharge ， 靜電放電） 防護芯片 ，用于保護 FPGA 以免外界電壓或電流過高造成損壞。

PCB 設計上 P 和 N 的走線使用差分走線，控制差分阻抗為 100 歐姆。擴展口(J2 J3)，ESD的電路如圖 下所示：

J2 擴展口原理圖

J3 擴展口原理圖

ESD防護芯片原理圖（部分）

ESD防護芯片具有靜電和浪涌保護功能，選用型號為：RCLAMP0524P ， 具體的參數如下。

J2擴展口引腳分配

J3擴展口引腳分配

8，其他資源

8.1 供電以及狀態燈

板卡設計有2 個FPGA狀態指示燈 ，連接到FPGA的DONE和INIT引腳上，用于標識FPGA配置完成以及初始化狀態。

板卡設計有3個電源狀態指示燈，分別用于標識電源輸入有效，調試口輸入有效，以及電源模式輸出有效。

8.2 對外接口

板卡對外接口列表如下：