ses

信號完整性（SI）和電源完整性（PI）是PCB設計的關鍵，無論板速如何。仿真和指導原則雖有幫助，但難以覆蓋所有風險點。

于博士的課程將系統化信號完整性設計，通過核心知識點和實際案例，提供清晰的方法和操作步驟，幫助工程師有效實施設計，避免失敗。

課程要點解析

1

信號完整性概述：

信號完整性涉及信號在傳輸過程中保持其質量的能力。影響信號質量的因素包括傳輸線特性、信號頻率和環境干擾。設計中常見的問題有信號反射、串擾、電磁干擾等。

2

傳輸線、參考平面、返回電流：

信號在傳輸線中傳播，電流環路和參考平面對信號的完整性至關重要。了解傳輸線延時、特性阻抗、返回電流的分布以及參考平面的作用是關鍵。

3

線間串擾及其他耦合干擾：

線間串擾和其他耦合干擾（如平面缺失、元器件干擾）會影響信號質量。需要關注各種耦合干擾源及其對系統性能的影響。

4

反射、端接、拓撲結構：

信號反射由不匹配的阻抗造成，端接技術可以減少反射。拓撲結構的選擇和設計直接影響信號質量和系統性能。

5

差分對及模態轉換：

差分信號通過其共模和差分模態提供優良的信號完整性。了解差分阻抗、共模阻抗及模態轉換對信號完整性至關重要。

6

Gbps阻抗連續性問題：

高速信號傳輸要求嚴格的阻抗連續性。Stub效應、過孔、參考面溝槽等因素會引入阻抗不連續，影響信號完整性。

7

PDN系統設計及優化：

PDN（電源分配網絡）設計旨在處理瞬態電流和優化電源阻抗。電容的選擇、安裝電感和濾波器特性對PDN性能有重要影響。

深圳

9月20-21日

SI

于博士——

著名實戰型信號完整性設計專家

擁有《信號完整性揭秘--于博士SI設計手記》 《Cadence SPB15.7 工程實例入門》等多本學術及工程技術專著。