使用目標(biāo)阻抗去衡量仿真得到的PDN阻抗是否達(dá)標(biāo)，并不是一個(gè)科學(xué)的做法。但很多時(shí)候選擇的IC可能并沒有提供各個(gè)頻段所需的PDN阻抗值，甚至翻完整個(gè)Datasheet都沒有提及PDN，這個(gè)時(shí)候就需要用到目標(biāo)阻抗法來衡量仿真結(jié)果，畢竟有一個(gè)經(jīng)驗(yàn)公式總比瞎搞好。

設(shè)計(jì)中，PDN也叫電源分配網(wǎng)絡(luò)，全稱是Power Distribution Network。為負(fù)載提供低噪聲的電源，為信號提供低阻抗的返回路徑等等都是它需要做的，它是衡量電源設(shè)計(jì)質(zhì)量的重要指標(biāo)。

在一個(gè)系統(tǒng)中PDN的頻率從HZ到GHZ都有。幸運(yùn)的是對于PCB來說并不需要管這么寬的范圍，低頻段的交給VRM，高頻段的交給IC的片上電容，實(shí)際上對于PCB來說需要關(guān)注的大概就在100K~100MHZ這樣一個(gè)范圍。

上面這張圖中有一根橫線（Z target），這跟橫線就是目標(biāo)值，判斷電源設(shè)計(jì)是否合理，很重要的一個(gè)指標(biāo)就是PDN阻抗不能超過目標(biāo)值。

這個(gè)目標(biāo)值在一些優(yōu)秀的IC廠商提供的DATASHEET中明確給出，而且是各個(gè)頻段對應(yīng)不同的目標(biāo)值，通常低頻要求目標(biāo)值較低，隨著頻率增高，這個(gè)值會(huì)逐漸增加(并不是說高頻要求降低了，只是把這個(gè)任務(wù)的很大一部分交給了片上電容來完成)。

但對于沒有給出這些信息的IC廠商，就可以考慮使用經(jīng)驗(yàn)公式：目標(biāo)阻抗法。

其公式為：

其中Ztarget是我們的目標(biāo)值，Vsupply表示電壓值，%ripple則是紋波的百分比，分母則是最大電流。

如果用最大電流來計(jì)算，會(huì)使得實(shí)際的目標(biāo)阻抗值比較苛刻，正常情況下可以取0.5倍最大電流值計(jì)算即可，樂觀點(diǎn)還可以0.3倍最大電流計(jì)算。

假設(shè)這個(gè)電源電壓5V，紋波的峰峰值是3%，最大電流是2A，那么悲觀的人得出的目標(biāo)阻抗是：Ztarget=(5*0.03)/2=0.075；

心態(tài)正常的人得出的結(jié)果是：Ztarget=(5*0.03)/(2*0.5)=0.15；

樂觀的小伙伴結(jié)果是：Ztarget=(5*0.03)/(2*0.3)=0.25。

因此目標(biāo)阻抗在一定程度上屬于看心情。

不管心情如何，總歸是算出了一個(gè)目標(biāo)阻抗值，有這就可以用于判斷PDN阻抗是否達(dá)標(biāo)。

同樣是這樣圖，我們假設(shè)Ztarget是我們計(jì)算出的目標(biāo)阻抗，那么實(shí)際我們仿真出來的PDN阻抗在約200K~200MHZ這個(gè)范圍內(nèi)都是達(dá)不到要求的。

想要優(yōu)化PDN阻抗值，使其在目標(biāo)值以下的辦法還是挺多的，比如改變層疊之類的。眾多方法中，最有效的還是電容。

電容的應(yīng)用從原理上來說分為兩種，一種是并聯(lián)大量的同類型電容，這個(gè)時(shí)候可以有效降低電源阻抗，且并不會(huì)改變諧振頻率。

另外一種則是并聯(lián)不同容值的電容，使用這種方式可以針對性的優(yōu)化特定頻段，但會(huì)引入新的反諧振點(diǎn)。

電容的調(diào)整是一個(gè)很復(fù)雜的事情，不光需要考慮各種類型電容的搭配，還需要考慮實(shí)際安裝位置帶來的影響。這種情況下使用前仿真來評估就顯得有些力不從心，復(fù)雜的計(jì)算還是要交給后仿真。

在后仿真中，可以導(dǎo)入實(shí)際的PCB板和我們用到的電容庫，讓軟件自動(dòng)優(yōu)化，給出限定條件下的最優(yōu)解。

來源： 本文轉(zhuǎn)載自PCB設(shè)計(jì)與信號完整性仿真公眾號

審核編輯：湯梓紅