【關鍵問題!!!!重要!!!】VIVADO會在MESSAGE窗口出提示很多錯誤和警告信息!

但建議大家不要看此信息，原因如下：

這些信息有可能是過時的，可能是之前報錯了，因此修正了，這些信息沒有更新。

有些信息是錯誤的，但不影響整個工程的運行，例如某個IP核出錯，但實際工程沒使用此IP核。

這些信息沒有順序，即哪些錯誤是先發生的不知道，影響定位。

總之不要看MESSAGE欄的內容。

最權威的信息，應該看LOG。如下圖

要看LOG這一欄。 這一欄中，有Synthesis和Implementation這兩部分內容。建議整個工程運行后，再看LOG中，第一個報錯的地方，解決第一個報錯的問題。

【問題1】使用VIVADO編譯時出現如下錯誤，我使用的是K7芯片。

答：仔細閱讀提示，該提示是說本軟件沒有K7芯片的license。您需要去官方下載一個K7芯片的LICENSE使用，該LICENSE是免費的。

LICENSE的申請方法，請參考：https://blog.csdn.net/wxh0000mm/article/details/84068162

注意，上面鏈接中講的是申請VIVADO LICENSE的方法，本問題是指K7芯片的LICENSE，要選擇時注意選正確。

【問題2】ILA報如下錯誤，大概意思是有一些信號沒有連接。

The debug port 'u_ila_0/probe4' has 1 unconnected channels (bits). This will cause errors during implementation

答：1. 該報錯是指ILA里有一些接口沒有連接。您要檢查一下例化時，是否全部的probe都已經連接了，尤其需要注意的是：里面的每個probe位寬都要正確，也就是probe的位寬和信號位寬要一樣。

2. 在message界面顯示的是之前殘留的信息，需要點一次reset synthesis run，重新RUN一遍，查看最新的提示信息。

【問題3】VIVAOD添加include文件報錯。

答：

一般include進來的文件，不是一個完整的module代碼。

該代碼是不能像其他代碼那樣，通過添加文件的方式加到本工程，這是不正確的。

正確的方式是，在VIVADO的設置界面(在最左邊的窗口，PROJECT MANAGER，點擊setting)，然后按下圖設置。

如果還報錯，注意要把該文件從工程中remove掉。

【問題4】不添加ILA，可以順利生成bit流文件。添加ILA后，就在布局布線這里報錯，這是什么原因呢?

答：使用ILA的時候，特別注意ILA的信號個數、信號位寬要與被測信號一致，否則會存在編譯不通過的風險

像這種錯誤提示，如果看不懂，則看關鍵詞和提示的信號。如上圖中的FSM_onehot_state_c[0]信號，從代碼上檢查該信號是否存在以下問題。

該信號是不是沒有被驅動(也就是沒被賦值);

該信號是不是被 優化(包括直接或者間接未被使用);

信號位寬不正確;

該信號與其他信號有哪些不同。

再不行，嘗試改改該信號信號，重新綜合看

【問題5】以下圖片出現?號問題是怎么回事?

答：出現問號，是表示該文件沒有添加到文件，請把該代碼添加到工程

【問題6】 出現以下警告 Synthesis(101 critical warnings)，請問如何解決?

答：拉信號到調試工具引起的警告，MDY不使用此方法，所以沒遇到過。建議使用例化ILA的方法，我們已經形成了一套規范方法，有興趣可以看下面鏈接 ：

VIVADO使用教程http://www.mdy-edu.com/wentijieda/20210409/1209.html?1617940294

請看 第六集：VIVADO教程06-MDY的ILA使用經驗

【問題7】 出現器件識別不到有如下可能原因，如下圖所示，請問是什么原因 ?

答：

1.下載器有問題，可以換一個下載器看看。

2.硬件電路有問題，需要檢查。

3.電源未開。

4.下載器插反了。

5.FPGA芯片有問題，以上是可能原因。

【問題8】老師，什么情況下不用sdk?

答：只有純邏輯設計，沒有用到軟核和ARM的時候，可以不用sdk。

【問題9】下面是AXI總線的時序圖，但我仿真發現，在AWVALID之前，AWREADY就變高了，這是錯誤的嗎?

答：上面時序沒有說，在AWVALID之后，AWREADY才為1。上圖只是要說明的是：AWVALID和AWREADY同時為1，才表示一個有效的數據。AWREADY是可以任意時候為1的。 這也告訴我們，時序不要想當然地理解。

【問題10】Vivado-Synthesis: Verilog parameter overridden within instantiation fails with "ERROR:[Synth 8-3438]"

答：這句提示是說：在例化的時候，參數TBYTE_SCR在設計文件里找不到。即原設計文件里沒有TBYTE_SCR，但例化的時候又使用了。

【問題11】布線里route design跑很久，不知是什么回事?

答：1.使用增量編譯的方法，會節省一些時間。具體做法可以百度;

2.換一臺性能更好的電腦。

【問題12】在布局布線時，提示DRC錯誤，錯誤如下圖。

答：看提示，一般抓關鍵詞。

注意圖中的關鍵詞：

bank 14，rst_n，LVCMOS25，si5388_scl，LVCMOS33。

在開發過程，要和這些詞關聯起來的步驟就是配置管腳，并且這些管腳與BANK14有關。

所以根據提示，可以去檢查配置管腳的頁面。

其實這里的問題是：

在同一個BANK的管腳，其電壓標準必須是相同的，例如都使用2.5V標準，或者都用3.3V標準。

LVCMOS25是2.5V的，LVCMOS33是3.3V的。

解決方法：

將rst_n配置成LVCMOS33，或者將si5388_scl配置成LVCMOS25

【問題13】老師使用ILA采樣的時候 說明波形也沒有 并且有這個警告是怎么回事啊-----Vivado INFO [Labtools 27-1964]

答：

1、檢查是否添加了siganls，并且您能夠更早地看到它們，現在它們消失了?

2、可以關閉hw_ila1窗口，然后重新打開并檢查是否可以看到任何信號嗎?

如果不是，請單擊“ +”按鈕并手動添加信號。

同時點擊立即觸發并重新檢查

【問題14】老師這個管腳驅動強度是什么意思啊 選擇的時候應該怎么選?

答：

可以使用默認值，一直沒改過

【問題15】我的iP顯示鎖定，更新IP怎么是locked by user

答：

這是設計師對自己寫的代碼鎖定了，其他人無法修改。所以這個就是直接使用即可。如果使用有問題，請找原設計師。

【問題16】使用VIVADO的DEBUG工具時，提示“clock has stopped,unable to arm ILA”

答：

該提示是說，時鐘信號停止了，也就是說上述做對中gtx_rx_clk沒有像時鐘那樣，高低高低變化。請檢查該信號，是不是拼寫錯誤，還是說該時鐘確實沒有。

【問題17】Unrouted nets:4 net(s) are unrouted .The problem bus(es) and/or net(s) are............

答：出現這個錯誤的原因一般是：

xdc文件中的約束不正確或者沖突，解決方法如下

1、根據實際使用情況重新進行約束

2、在將IOB屬性更改為TRUE

【問題18】

在vivado軟件中燒寫比特流時，打開硬件目標找不到JTAG，open target連接不上，顯示信息為：INFO: [Labtools 27-2285] Connecting to hw_server url TCP:localhost:3121

答：1.確認已經鏈接了下載器?

2.確認開發板已經通電狀態?

3.有可能是下載器壞了，可以更換下載器看看?

4.有可能是板子硬件有問題 可以換板子試試看

5.有可能是Vivado的驅動沒有安裝好，只需要將驅動安裝上即可，建議在安裝的過程中，將vivado關閉以及Jtag連接器先拔掉，安裝驅動成功后在重新開始打開vivado進行連接;否則可能會在安裝后也不能正常連接。在點擊open target時，請將設備電源打開。

【問題19】

答：這是因為我們在添加文件時候，忘記添加NGC文件到工程目錄中。下面就演示如何添加NGC文件到工程目錄中。NGC文件既要添加到Synthesize的目錄下，也要添加到Implement目錄下。

第一步：在Synthesize下添加NGC文件

如圖在SynSynthesize中選擇Process Properities

在Synthesis Options中可以看到-sd和-vlgincdir。在-sd一欄中添加工程中所有的ngc或的edn文件的路徑目錄。在-vlgincdir中添加define.v文件的目錄。

第二步：在到Implement目錄下添加NGC文件

如圖在Implement Design中選擇Process Properities。

在Translate Properties中的-sd一欄中添加添加工程中所有的ngc或的edn文件的路徑目錄否則translate的時候會出錯。

【問題20】打開MDY的工程后，會提示如下錯誤信息。

答：1. 工程中的路徑，不要有中文的。

上面提示是IP核找不到。但這些IP核有可能是沒有用到的，所以這個錯誤可以不用理會。

【問題21】打開MDY的工程，IP核如下顯示，無法打開。

答：MDY的工程，在分享的時候會減少大小，會刪除很多無用的文件。用戶下載后，需要重新生成IP核或升級IP核。

方法是在IP核右鍵，reset IP，然后重新“generate” IP。

另外，不同的VIVADO版本，也會造成此情況，要特別留意。VIVADO版本要保持一致。