色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Efinity Interface Designer報(bào)錯(cuò)案例-v0

XL FPGA技術(shù)交流 ? 來(lái)源:易靈思FPGA技術(shù)交流 ? 作者:易靈思FPGA技術(shù)交流 ? 2023-12-12 09:52 ? 次閱讀

(1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr...

17c0390c-9891-11ee-be60-92fbcf53809c.png

原因:(1)有些客戶使用Win7版本,目前Efinity對(duì)Win7的支持不好。建議升級(jí)成win10。

(2)殺毒軟件刪除了文件,實(shí)際interface生成約束是沒(méi)有問(wèn)題的,客戶pnr的時(shí)候就報(bào)錯(cuò),需要重新安裝軟件。

(3)電腦存在加密系統(tǒng) 。造成的現(xiàn)象是新建工程時(shí)interface可以打開(kāi),但是生成xxx.peri.xml文件之后再次打開(kāi)就會(huì)報(bào)錯(cuò)。

(2)Interface打不開(kāi)。

現(xiàn)象:(1)打開(kāi)interface的時(shí)候指示: Efinity Interface Designer finished. Exit code = 1 Exit status : Normal Interface design file exists, check and migrate done (2)新建工程第一次可以打開(kāi)interface Designer (3)刪除xxx.peri.xml之后,第一次也可以打開(kāi)Interface Designer. 原因:電腦存在加密 (3) interface打不開(kāi) 打開(kāi)interface Designer時(shí)會(huì)報(bào)以下錯(cuò)誤。 EfinityIPCatalogfinished.Exit code = 0Exit status:Normal

17c8b6ae-9891-11ee-be60-92fbcf53809c.jpg

編譯過(guò)程可能報(bào)以下錯(cuò)誤:

ERROR: Interface Designer constraint generation was not successful, will not processpnr..

17df81e0-9891-11ee-be60-92fbcf53809c.png

解決方案:安裝VC_redist.x64.exe,注意參考軟件安裝指導(dǎo)的版本。

(4)repeated,non-bussed pin found in verilog template generation:clk_27m

17f18b9c-9891-11ee-be60-92fbcf53809c.png

說(shuō)明:在GPIO處定義了一個(gè)clk_27m,在pll的輸出上又定義了一個(gè)clk_27m,兩個(gè)信號(hào)名沖突。

(5)ERROR: Interface Designer constraint generation was not successful, will not processpnr..

181dbfc8-9891-11ee-be60-92fbcf53809c.png

原因:1)一般是軟件有360或者別的殺毒軟件的相關(guān)文件刪除了,需要找回文件或者重新安裝軟件。

2)客戶使用Win7版本,目前Efinity對(duì)Win7的支持不好。建議升級(jí)成win10。

(6)cannot connect to more than 4 different clocks per region on left and right

1836f5ce-9891-11ee-be60-92fbcf53809c.png

1851c944-9891-11ee-be60-92fbcf53809c.png

原因是在pinout文件中對(duì)應(yīng)的Clock Region中,不能超過(guò)4個(gè)時(shí)鐘去驅(qū)動(dòng)。

也就是GPIOR_PN_42,41,40三組差分對(duì),不能由兩組LVDS來(lái)驅(qū)動(dòng),因?yàn)槊拷MLVDS時(shí)鐘有l(wèi)vds_fast_clk和lvds_slow_clk兩個(gè),兩組就會(huì)有4個(gè)時(shí)鐘在Region clock R13區(qū)域。

結(jié)論就是把LVDS差分對(duì)放在同一個(gè)Clock Region.

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Designer
    +關(guān)注

    關(guān)注

    0

    文章

    122

    瀏覽量

    35809
  • Interface
    +關(guān)注

    關(guān)注

    0

    文章

    103

    瀏覽量

    38606
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Efinity入門(mén)使用-v2

    存放interface designer中的參數(shù)設(shè)置。Stp1:File -->?Create ProjectStp2:在Project Editor中選擇路徑并輸入工程名Stp3:選擇器件(家族
    的頭像 發(fā)表于 11-06 15:56 ?272次閱讀

    Efinity入門(mén)使用-v3

    debug_top.v,把該文件添加到工程并例化。效果如下。step6.添加JTAG。打開(kāi)interface Designer,右擊選擇JTAG User Tap,添加JTAG Block,并指定
    的頭像 發(fā)表于 11-06 15:56 ?150次閱讀

    Efinity入門(mén)使用-v4

    生成一個(gè)debug_top.v,把該文件添加到工程并例化。效果如下。step6.添加JTAG。打開(kāi)interface Designer,右擊選擇JTAG User Tap,添加JTAG Block,并
    的頭像 發(fā)表于 11-06 15:56 ?316次閱讀

    Efinity RISC-V IDE入門(mén)使用-4

    Pin NameClkInvertedNo二、RISCV 工程自從新版本的Efinity RISC-V IDE發(fā)布之后,這直沒(méi)有時(shí)間操作一下,它為RISC-V ' C '和' c++ '軟件開(kāi)發(fā)提供了一個(gè)完整、無(wú)縫的環(huán)境;今天終
    的頭像 發(fā)表于 11-01 11:06 ?364次閱讀

    Efinity軟件安裝-v5

    的問(wèn)題。(5)Efinity單獨(dú)安裝programmer報(bào)錯(cuò)報(bào)錯(cuò)如下:Error: could not find USB backend,cannot perfom any USB operations
    的頭像 發(fā)表于 11-01 11:06 ?289次閱讀

    Efinity FIFO IP仿真問(wèn)題 -v1

    Efinity目前不支持聯(lián)合仿真,只能通過(guò)調(diào)用源文件仿真。 我們生成一個(gè)fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項(xiàng)。 在IP的生成目錄下會(huì)有以下
    的頭像 發(fā)表于 10-21 11:41 ?1046次閱讀
    <b class='flag-5'>Efinity</b> FIFO IP仿真問(wèn)題 -<b class='flag-5'>v</b>1

    TINA仿真OPA846的頻率響應(yīng)時(shí),大信號(hào)(V0=2VPP),小信號(hào)(V0=0.2VPP)響應(yīng)一樣,是怎么回事呢?

    TINA仿真OPA846的頻率響應(yīng)時(shí),大信號(hào)(V0=2VPP),小信號(hào)(V0=0.2VPP)響應(yīng)一樣,是怎么回事呢,沒(méi)設(shè)置對(duì)嗎?
    發(fā)表于 08-19 07:38

    Efinity編譯生成文件使用指導(dǎo)-v1

    接上篇: (6)查看Unassigned Core Pins。 在placement下面的palce.rpt文件中搜索 Unassigned C ore Pins就可以看到。它說(shuō)明這些管腳沒(méi)有用于內(nèi)部連接。 大家可以點(diǎn)擊這個(gè)鏈接查看上文 Efinity編譯生成文件使用指導(dǎo)
    的頭像 發(fā)表于 08-13 14:22 ?782次閱讀
    <b class='flag-5'>Efinity</b>編譯生成文件使用指導(dǎo)-<b class='flag-5'>v</b>1

    Lm48560的軟件模式,iic interface軟件在電腦上運(yùn)行報(bào)錯(cuò)如何解決?

    我用lm48560的軟件模式調(diào)試的時(shí)候,需要利用到iic interface ,我從ti的官網(wǎng)上下載了iic interface,安裝之后并不能正常運(yùn)行,在打開(kāi)軟件的時(shí)候提示“試圖加載格式不正確
    發(fā)表于 08-09 07:33

    LMV331如何讓前級(jí)電路不輸出V0波形的時(shí)候保證比較器輸出低電平?

    我在比較器LMV331的正輸入端輸入一個(gè)運(yùn)算放大器輸出的放大信號(hào)V1(將V0放大50倍所得信號(hào)),反向輸入端輸入原始信號(hào)正弦波V0(前級(jí)電路輸出的正弦波VPP大約10mV),這個(gè)時(shí)候正常情況下比較
    發(fā)表于 08-01 06:56

    Efinity debuger常見(jiàn)問(wèn)題總結(jié)-v2

    Efinity在Debug時(shí)會(huì)出現(xiàn)UUID mismatch錯(cuò)誤。很多剛開(kāi)始使用的人經(jīng)常遇到。下面我們做一個(gè)總結(jié)。歡迎遇到案例時(shí)共同分享。
    的頭像 發(fā)表于 07-11 11:39 ?2222次閱讀
    <b class='flag-5'>Efinity</b> debuger常見(jiàn)問(wèn)題總結(jié)-<b class='flag-5'>v</b>2

    Efinity RISC-V IDE入門(mén)使用-3

    自從新版本的Efinity RISC-V IDE發(fā)布之后,這直沒(méi)有時(shí)間操作一下,它為RISC-V ' C '和' c++ '軟件開(kāi)發(fā)提供了一個(gè)完整、無(wú)縫的環(huán)境;今天終于安裝了,但安裝自不必多說(shuō),一路
    的頭像 發(fā)表于 07-09 08:46 ?1232次閱讀
    <b class='flag-5'>Efinity</b> RISC-<b class='flag-5'>V</b> IDE入門(mén)使用-3

    Efinity Interface Designer報(bào)錯(cuò)案例-v2

    ? (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed
    的頭像 發(fā)表于 04-07 08:41 ?1374次閱讀
    <b class='flag-5'>Efinity</b> <b class='flag-5'>Interface</b> <b class='flag-5'>Designer</b><b class='flag-5'>報(bào)錯(cuò)案</b>例-<b class='flag-5'>v</b>2

    Altium Designer電氣規(guī)則設(shè)置后無(wú)報(bào)錯(cuò)原因解析

    可是很多時(shí)候我們明明是在規(guī)則編輯器里面設(shè)置了規(guī)則的,為什么在我們規(guī)則之外的時(shí)候它竟然不報(bào)錯(cuò)呢?是哪里設(shè)置不對(duì)嗎?
    發(fā)表于 03-28 09:35 ?2064次閱讀
    Altium <b class='flag-5'>Designer</b>電氣規(guī)則設(shè)置后無(wú)<b class='flag-5'>報(bào)錯(cuò)</b>原因解析

    Flash Interface中AXI Interface和TCM Interface具體有啥區(qū)別?

    M7內(nèi)核的MCU目前只用過(guò)H743和H7B0,在配置Cortex Interface時(shí)沒(méi)有這個(gè)選項(xiàng),這兩天開(kāi)始用F767ZGT6,在用CubeMX配置工程時(shí)發(fā)現(xiàn)F7在這里多了不少項(xiàng),想問(wèn)問(wèn)各位Flash Interface 中A
    發(fā)表于 03-20 07:07
    主站蜘蛛池模板: 扒开美女下面粉嫩粉嫩冒白浆| 国产精品无码中文在线AV| 邪恶肉肉全彩色无遮琉璃神社| 视频成人永久免费视频| 视频成人永久免费看| 樱花草在线影视WWW日本动漫| 中文字幕国产视频| 538在线播放| MD传媒在线观看佳片| 菠萝视频高清版在线观看| 高清国语自产拍在线| 国产人妻精品久久久久久很牛| 国产综合无码一区二区色蜜蜜| 换脸国产AV一区二区三区| 久久99国产精品无码AV| 麻豆久久婷婷五月国产| 欧美精品色视频| 肉动漫无码无删减在线观看| 无码乱人伦一区二区亚洲一| 亚洲欧美另类无码专区| 中字幕久久久人妻熟女天美传媒 | 亚洲 欧美 另类 中文 在线| 亚洲午夜精品A片久久软件 | 亚洲电影成人 成人影院| 一本到高清视频在线观看三区| 中文字幕在线免费观看视频| 丰满人妻熟女色情A片| 久久日本精品国产精品| 青娱乐极品视觉盛宴av| 天上人间影院久久国产| 亚洲九九精品| 18禁在线无遮挡羞羞漫画| 超级乱淫片午夜电影网99| 九九精品在线播放| 少妇无码吹潮久久精品AV网站| 亚洲国产韩国欧美在线不卡 | 永久adc视频| 国产人妻久久久精品麻豆| 奇米狠狠一区二区三区| 正在播放黑人杂交派对卧槽| 国产欧美另类久久久品|