作為一種新型功率器件，GaN 器件在電源的高密小型化方面極具優勢。

器件

01GaN器件的基本結構是什么樣子？和傳統MOS器件在結構上有什么區別？

GaN器件是以AlGaN/GaN異質結為基礎的橫向半導體器件，其外延層依照耐壓等級有不同結構設計。以650V GaN器件為例，其外延由3~5um的(Al)GaN材料組成, 從襯底向上依次為成核層、應力釋放層、C-GaN層、UID-GaN溝道層、AlGaN勢壘層、p-GaN帽層等，高遷移率的二維電子氣（2DEG）溝道在AlGaN/GaN界面處產生。AlGaN勢壘層以上是介質層以及場板。

傳統功率MOSFET為縱向半導體器件，為單一的硅材料器件，其導通電阻和耐壓由縱向的漂移區決定，體二極管的存在使得器件具有雪崩擊穿能力，但也引入了較大的寄生電容Coss和較大的反向恢復電荷Qrr。按照電壓等級不同，功率MOS在不同電壓等級有對應的最優結構，如SGT，Superjunction等。

02GaN器件相較于傳統Si MOS，有哪些器件特性上的優勢？

由于GaN寬禁帶的材料特點，與Si功率器件相比，GaN高電子遷移率晶體管（GaN HEMT）有更高的耐壓，更高的電子遷移率，這使得其在高功率和高頻應用中具有更好的品質因數和更廣闊的應用前景。GaN器件的橫向器件結構使其具有極低的寄生電容，并且GaN器件無體二極管反向恢復電荷（Qrr=0），非常適用于高頻小型化功率系統。

基于GaN器件優異的性能，相較于傳統Si功率器件，GaN器件能夠提升系統開關頻率，在降低系統體積的同時提升系統功率密度并且降低系統功耗。

03GaN器件的外延一般長在什么襯底上？

外延生長根據襯底類型的不同可分為同質外延和異質外延兩大類。

同質外延是在GaN單晶襯底上外延生長GaN器件，由于GaN襯底生長難度及速度的限制，晶圓尺寸小且價格昂貴，還未有成熟產品面世。

異質外延顧名思義，即采用非GaN材料作為襯底，常用的有p型硅（p-type Silicon）、藍寶石（Al2O3）、碳化硅（SiC）等。其中p型硅是目前制造GaN 功率器件最主流的襯底。對比其他襯底類型，其晶圓尺寸最大，單片晶圓價格最低，且能與Si-CMOS線兼容，是當前發展潛力最大、成本最優的商用化方案。

除了上述常用的襯底，業內還在積極探索如QST、SOI等新的襯底解決方案。

04目前有哪幾種增強型GaN器件的實現方法？

目前商用的增強型實現方法主要有兩種：p-GaN帽層結構和Cascode級聯方案。

p-GaN帽層結構：在柵極金屬下方通過外延生長引入Mg摻雜的p-GaN帽層，耗盡柵下溝道，實現器件的零壓關斷。

Cascode級聯方案：利用增強型的低壓Si MOS形成常關型，耗盡型的高壓GaN用于耐壓，屬于多die合封方案，器件的動靜態以及高低溫匹配具有難度。該技術適用于高電壓、小導通電阻區間，不適合中低壓器件解決方案。

05GaN器件的柵極到源極的最大耐壓是多少？

云鎵增強型E-mode GaN器件的柵極結構為肖特基柵極結構，其正向耐壓主要由肖特基結決定，目前云鎵GaN器件柵極正向耐壓可以確保大于12V。

06GaN器件的ESD防護如何實現？

GaN器件因為結電容小、耐壓低，ESD防護能力較弱。目前云鎵GaN產品芯片內部集成了ESD泄放電路，能夠有效提升GaN器件HBM/CDM等級。云鎵ESD電路具有自主IP，擁有正向和反向ESD泄放能力，同時滿足負壓關斷的應用需求。此外也可以根據客戶對防護等級的要求進行定制化設計。

07GaN器件有反向恢復電荷Qrr嗎？

GaN器件為單極器件，沒有反向恢復電荷Qrr。

08GaN器件有體二極管嗎？

GaN器件是通過材料極化產生的溝道。無需形成PN結，沒有體二極管。其反向導通（第三象限導通）的基本原理是VG – VD > Vth：

1） 在零壓關斷場景下（VG = 0），當VSD = Vth時，器件開始導通續流；

2） 在負壓關斷場景下（VG < 0），當VSD = Vth + |VG| 時，器件開始導通續流。

如下圖所示：

不同于Si器件，GaN器件在反向導通過程中沒有體二極管參與，所以不存在反向恢復電荷效應，因此在高壓的橋式電路以及中低壓的同步整流電路中效率很高。

09GaN器件有雪崩擊穿能力嗎？

GaN器件無體二極管，因此GaN器件沒有雪崩擊穿能力。云鎵的GaN器件目前漏極擊穿電壓大于1000V，可以確保系統的安全性。

10GaN器件的導通電阻構成有哪幾部分？

溫度對GaN的導通電阻影響是怎么樣的？

GaN器件導通電阻主要由兩部分組成，第一部分是GaN器件的前段電阻RDSON(FE)，這部分電阻是由GaN器件的材料屬性決定，也是GaN器件導通電阻的主要來源。如下圖所示，該前段電阻主要由R2DEG (漂移區電阻)，R2DEG(Gate)（柵極下方溝道電阻），RC（源漏接觸電阻）構成：

R2DEG = L2DEG / WG x Rsh，R2DEG(Gate) = L2DEG(Gate) / WG x Rsh(Gate)

RDSON(FE)=2xRC+R2DEG+R2DEG(Gate)

第二個部分是GaN器件的后段電阻RDSON(BE)，這部分電阻是由互聯金屬層電阻及層間通孔電阻和封裝電阻組成，與GaN器件的互聯以及封裝設計有關，與GaN器件材料關系不大。

溫度對RDSON的影響主要表現在對RDSON(FE)和RDSON(BE)的影響，RDSON(FE)包括2DEG和RC的溫度系數，RDSON(BE)主要包括Metal（Cu，Al等）的溫度系數。溫度對GaN器件的影響取決于以上各部分的貢獻，取決于器件的設計。

11如何理解GaN器件的柵極電荷QG？

類似于Si基器件，GaN器件的電容主要由CGS、CGD和CDS三部分極間電容組成。基于此，我們可以得到輸入電容Ciss = CGS + CGD，輸出電容Coss = CDS + CGD，反向傳輸電容Crss = CGD。柵極電荷QG即Ciss充電電荷，我們可以從GaN器件的開關過程來提取柵極電荷QG。云鎵650V系列產品柵極電荷QG vs VGS曲線如下：

12如何理解GaN器件的Qoss和Eoss？

GaN器件電容主要有Ciss，Coss，Crss三個部分組成，GaN器件典型C-V曲線如下；

Qoss即GaN器件的輸出電荷，通過輸出電容對輸出電壓積分獲取，其計算公式如下：

Eoss即輸出電容Coss對應產生的損耗。在硬開關應用條件下，輸出電容Coss產生的能量損耗Eoss和功耗Poss可通過以下公式計算：

13如何理解GaN器件的Co(tr) 和Co(er)？

由于功率器件的Coss是Vds相關的非線性曲線，對于評估開關速度以及開關損耗不夠直接。對于輸出電荷以及開關速度，電源工程師可以用等效的Co(tr) 進行評估：

對于硬開關下Coss引起的開關損耗，電源工程師可以用等效的Co(er) 進行評估：

測試

如何測量GaN器件的tdon，tdoff，tr和tf？

云鎵采用感性負載電路，來評估GaN器件的開關特性，并提取器件的開關過程參數；

云鎵650V GaN產品CG65200DBA開關參數如下表：

可靠性

什么叫GaN器件的動態電阻退化？

當GaN器件經歷了高壓或者嚴重的硬開關IV交疊應力之后，導通電阻比初始靜態導通電阻值增大，這種現象叫做動態電阻退化。造成GaN器件動態電阻退化的主要原因是：高電壓條件下，電子在電場作用下被界面或者外延層中的陷阱俘獲，造成了負電荷的存儲；當器件再次導通時，因為存儲的負電荷緣故，溝道中的電子被部分耗盡，致使導通電阻增大。

應用

01可以使用5V去驅動云鎵的650V GaN晶體管嗎？

不建議，為了實現較低的導通電阻，在柵極電壓達到閾值電壓后，還需要額外的過驅動電壓使器件完全打開，保證柵下溝道完全開啟。此外考慮柵極耐壓及長期可靠性，柵極電壓不能超過最高可靠性工作電壓。

02是否必須使用負柵極電壓去關斷GaN器件？

不是，E-mode GaN產品為常關型器件，負壓關斷是為了規避大電流關斷時存在的誤導通風險。相較于傳統的Si 基功率器件，E-mode GaN器件閾值較低，這使得大電流關斷時器件存在更高的誤導通風險。

云鎵半導體具有多年的GaN量產經驗，在器件級和系統級都有相應的解決方案：在器件級，云鎵通過器件設計、驅動合封等途徑積極降低器件寄生電感。在系統級，可以通過優化驅動回路降低寄生電感，同時云鎵還在積極探索驅動和GaN功率器件的單片集成方案。

03可以用傳統的Si驅動器驅動GaN器件嗎？

可以。如下所示為傳統的Si驅動器來驅動GaN器件。具體的驅動過程如下：

turn-on：驅動輸出高電平時，驅動電流路徑為“Drive-R3-R2-R4//D2-GND”，齊納管穩出的 6.2V 電壓加在 GaN器件柵極，管子導通， 此時 C1 兩端的壓降 VC1 = VCC - 6.2V。

turn-off：驅動輸出低電平時，電容C1經過“R1-D1-Drive-GND”放電，由于C1電容兩端電壓不能突變，柵極電壓關斷會自帶一個瞬態的負壓關斷。

04為什么云鎵的GaN器件除了G/S/D管腳，還有一個額外的SK腳？

SK端口為Kelvin Source端口，如下圖所示，在使用的時候，SK端口接入驅動回路，不參與功率回路的工作。在開關過程中，源極上的寄生電感在大的di/dt場合下容易導致柵極波形振蕩。引入SK端口后，功率回路和驅動回路實現了分立，功率回路電流轉換在寄生電感上引起的振蕩不會對驅動回路造成影響，SK端口可以有效降低器件源極寄生電感對驅動信號的干擾。

05如何控制GaN器件的開通和關斷dv/dt？

GaN器件的開通和關斷dv/dt可以通過柵極驅動電阻（Rgon和Rgoff）進行調節，如下電路圖所示。也可以在器件柵極和源極之間并電容進行調節。

來源：云鎵半導體

審核編輯：湯梓紅