什么是D觸發器?
D觸發器(D Flip-Flop)是一種數字電子電路,用于延遲其輸出信號(Q)的狀態變化,直到時鐘輸入信號的下一個上升沿出現。
輸出Q在輸入CLK的每個上升沿時保存輸入D的數值,等到輸入CLK的下一個上升沿出現才會重新讀取輸入D的數值,輸入RST為1時輸出Q輸出值為0且保持不變。
時間圖如下:
特征表如下:
其中:RST:重置, CLK:時鐘, D0、D1:輸入 Q0、Q1:輸出
*假設最初 RST 是高電平 ( RST = 1),無論D0 和 D1是否高電平,輸出 Q0 和 Q1 是低電平 (Q = 0);
*當輸入RST為低電平(RST = 0),在CLK脈沖的上升沿處,Q0=D0,Q1=D1,并保持數值到下一個CLK脈沖。
源代碼如下:
FUNCTION_BLOCK "FF2E"
{ S7_Optimized_Access := 'TRUE' }
VERSION : 0.1
VAR_INPUT
D0 : Bool;
D1 : Bool;
CLK : Bool;
RST : Bool;
END_VAR
VAR_OUTPUT
Q0 : Bool;
Q1 : Bool;
END_VAR
VAR
edge : Bool;
END_VAR
BEGIN
IF #RST THEN
#Q0 := FALSE;
#Q1 := FALSE;
ELSIF #CLK AND NOT #edge THEN
#Q0 := #D0;
#Q1 := #D1;
END_IF;
#edge := #CLK;
END_FUNCTION_BLOCK
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
D觸發器
+關注
關注
3文章
164瀏覽量
47957 -
RST
+關注
關注
0文章
31瀏覽量
7403 -
時鐘信號
+關注
關注
4文章
449瀏覽量
28590 -
CLK
+關注
關注
0文章
127瀏覽量
17183
發布評論請先 登錄
相關推薦
d觸發器有幾個穩態 d觸發器和rs觸發器的區別
D觸發器的穩態 D觸發器是數字電路中常用的一種存儲元件,它有兩種穩態,即低電平穩態和高電平穩態。當輸入D為低電平時,輸出Q保持為低電平;當輸
d觸發器的邏輯功能 d觸發器sd和rd作用
D觸發器是一種常見的數字邏輯電路,它在數字系統和計算機中扮演著重要的角色。本文將詳細探討D觸發器的邏輯功能、工作原理以及RD(Reset-D
t觸發器與d觸發器的區別和聯系
在數字電路設計中,觸發器是一種非常重要的存儲元件,用于存儲一位二進制信息。觸發器的種類很多,其中最為常見的是T觸發器(Toggle Flip-Flop)和D
d觸發器是電平觸發還是邊沿觸發
D觸發器(Data Flip-Flop)是一種常見的數字邏輯電路元件,主要用于存儲一位二進制數據。D觸發器可以是電平觸發的,也可以是邊沿
t觸發器變為d觸發器的條件
在數字電路設計中,觸發器是一種非常重要的存儲元件,用于存儲一位二進制信息。觸發器的種類很多,其中最為常見的有JK觸發器、D觸發器和T
評論