Hello，大家好，這一系列準備了一些硬件工程師經(jīng)典面試題，如果有興趣的粉絲比較多就繼續(xù)更新，不然的話，…

面試題的選擇當然是偶個人覺得比較好的，所以肯定有一定的主觀性。咱以前為公司招聘時也出過題目，都是最簡單的（例如，給一個“場效應管驅(qū)動電磁繼電器”電路，讓你描述一些元件的作用），至于工程師能力與經(jīng)驗方面的，咱們邊看簡歷邊聊，因為個人覺得， 除非是針對性面試，通用的硬件工程師面試題應該以考查基本功為主 （僅供參考）。

舉個例子，“ 給出一個555芯片的電路圖，讓你判斷其具體功能 ”就不算是個很好的面試題，基本上可以理解為考查記憶能力了（如果你理解成經(jīng)驗，當我沒說）。

再舉個例子，“ 使用CMOS搭建Y=AB+CD邏輯電路 ”是個比較好的面試題，好就好在：也許你已經(jīng)記不清（或混淆了）“與”、“或”門的具體結構，但是只要知道CMOS門的基本結構（上PMOS下NMOS），稍微琢磨一下就能做出來。

言歸正傳，今天來求解下圖所示三極管電路的輸出電位值（ Vo ），其中包含兩個三極管(bipolar junction transistor, BJT)，NPN與PNP管各一個，并且假設發(fā)射結壓降均為0.6V，電流放大系數(shù)非常高，基極電流可忽略。

為了求出輸出電位值，你需要分別求出R3與R5兩端的壓降，兩者相加即為輸出電位值，所以， 你需要分別獲得流過R3與R5的電流 。

首先 求得流過R3的電流 ，你只需要獲得R3上端的電位即可。由于Q1的基極電流為0（已知條件），所以Q1的基極電位可由R1與R2對電源+12V的分壓獲得，即+12V×10K/（10K+20K）=+4V。而Q1的發(fā)射結壓降為0.6V（已知條件），所以R3上端（Q1發(fā)射極）的電位為+4V-0.6V=+3.4V。那么，很明顯，流過R3的電流為3.4mA，如下圖所示：

接下來 求得流過R5的電流 ，但是3.4mA是由流過R5與Q1發(fā)射極的電流疊加而成，如何確定分配比例呢？由于Q1基極電流為0，所以其發(fā)射極電流等于集電極電流，該值同樣與流過R4的電流相等，因為Q2的基極電流同樣為0（已知條件）。

那么，流過R4的電流是多大呢？由于R4與Q2的發(fā)射結并聯(lián)，所以R4兩端的壓降為0.6V（已知條件），繼而可求得流過R4的電流為60μA，這也是Q1發(fā)射極的電流值，如下圖所示。

至此，流過Q1發(fā)射極與R3的電流都已求出，根據(jù)節(jié)點電流法，流過R5的電流是3.4mA-60μA=3.34mA，那么R5兩端的壓降也就自然可以求出了，即3.34mA×1K= 3.34V，將該值與R3兩端的壓降（3.4V）相加，即可求得輸出電壓為3.34+3.4V=6.74V，如下圖所示。

這個電路分析考查了2個基本點。

其一 ，基極分壓式共射放大電路的靜態(tài)工作點求解方法；

其二 ，流過R4電流的計算方法。

值得一提的是，“將三極管發(fā)射結與電阻并聯(lián)”的方式也有不少巧妙的應用，在《三極管應用分析精粹：從單管放大到模擬集成電路設計》一書中就有使用該電路結構提升有源負載的恒流能力，以達到“提升整個電路的電壓放大系數(shù)”的目的，如下圖所示。