色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

AXI總線:讀寫地址結構

麥辣雞腿堡 ? 來源:TrustZone ? 作者:TrustZone ? 2023-10-31 16:06 ? 次閱讀

在整個傳輸事務過程中,主機首先將接下來 burst 傳輸的控制信息以及數據首個字節的地址傳輸給從機,這個地址被稱為起始地址。

在本次 burst 后續傳輸期間,從機將根據控制信息計算后續數據的地址。

控制信息以及起始地址在讀/寫地址通道(AWC/ARC)傳輸。

注意:單次 burst 傳輸中的數據,其地址不能跨越 4KB 邊界。 關于這點在筆者參考的一個來源這樣表示,目前筆者覺得看上去很有道理:協議中之所以規定一個burst不能跨越4K邊界是為了避免一筆burst交易訪問兩個slave (每個slave的地址空間是4K/1K對齊的)4K對齊最大原因是系統中定義一個page大小是4K, 而所謂的4K邊界是指低12bit為0的地址。

地址通道中傳輸的控制信息中包括三項突發傳輸相關的信號(AR/AW 均一致,下圖為以 AR 為例):

圖片

(1)突發傳輸長度(burst length)

指一次突發傳輸中包含的數據傳輸(transfer)數量,在協議中使用 AxLen 信號控制。

突發傳輸長度在不同的模式(burst type ,將在后文中討論)下有一些限制,包括:

?對于 WRAP 模式,突發傳輸長度僅能為2,4,8,16

?在一次突發傳輸中,地址不能跨越一個 4KB 分區

?一次突發傳輸不能在完成所有數據傳輸前提前結束(early termination)

協議中多次強調,通信雙方都不能在傳輸事務的所有 Transfer 完成前提前結束。哪怕發生錯誤,也得含淚走完整個傳輸事務的流程。

(2)突發傳輸寬度(burst size)

指傳輸中的數據位寬,具體地,是每周期傳輸數據的字節(Byte)數量,在協議中使用 AXSIZE 信號控制。

突發傳輸數據寬度不能超過數據總線本身的位寬。而當數據總線位寬大于突發傳輸寬度時,將根據協議的相關規定,將數據在部分數據線上傳輸。

傳輸寬度 = 2 ^ AXSIZE

(3)突發傳輸類型(AxBURST)

類型共有 3 種,分別為 FIXED,INCR 以及 WRAP。使用 2 位二進制表示。

FIXED 類型中, burst 中所有數據都使用起始地址。該模式適合對某個固定地址進行多次數據更新,比如讀寫一個 fifo時,讀寫地址就是固定的。

INCR 類型最為常用,后續數據的地址在初始地址的基礎上進行遞增,遞增幅度與傳輸寬度相同。適合對于 RAM 等通過地址映射(mapped memory)的存儲介質進行讀寫操作。

WRAP 類型比較特殊,首先根據起始地址得到繞回邊界地址(wrap boundary)與最高地址。當前地址小于最高地址時,WRAP 與 INCR類型完全相同,地址遞增。但到遞增后的地址到達最高地址后,地址直接回到繞回邊界地址,再進行遞增,就這樣循環往復。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 數據
    +關注

    關注

    8

    文章

    7085

    瀏覽量

    89245
  • 結構
    +關注

    關注

    1

    文章

    117

    瀏覽量

    21614
  • 總線
    +關注

    關注

    10

    文章

    2891

    瀏覽量

    88195
  • AXI
    AXI
    +關注

    關注

    1

    文章

    128

    瀏覽量

    16654
收藏 人收藏

    評論

    相關推薦

    Xilinx zynq AXI總線全面解讀

    4 版本。 AXI總線 ZYNQ有三種AXI總線: (A)AXI4:(For high-performance memory-mapped
    的頭像 發表于 12-04 12:22 ?7220次閱讀
     Xilinx zynq <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>全面解讀

    ARM+FPGA開發:基于AXI總線的GPIO IP創建

    構成的傳輸數據的通道, 一般由數據線、地址線、 控制線構成。?Xilinx從6系列的 FPGA 開始對 AXI 總線提供支持, 此時 AXI 已經發展到
    的頭像 發表于 12-25 14:07 ?5734次閱讀
    ARM+FPGA開發:基于<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>的GPIO IP創建

    使用AXI-Full接口的IP進行DDR的讀寫測試

    狀態。然后使用PL部分消抖處理后的按鍵進行啟動AXI總線工作,控制數據寫入。通過AXI互聯模塊連接到AXI_HP0端口,由PS端口進行數據的讀取操作,并通過串口進行
    的頭像 發表于 07-18 09:53 ?5338次閱讀
    使用<b class='flag-5'>AXI</b>-Full接口的IP進行DDR的<b class='flag-5'>讀寫</b>測試

    玩轉Zynq連載37——[ex56] 基于Zynq的AXI HP總線讀寫實例

    HP總線。PL作為AXI HP主機,可以通過這4條總線實現對內存(DDR3)的讀寫訪問,這4條總線加總的極限帶寬,通常能夠超過DDR3的最
    發表于 11-26 09:47

    如何避免AXI_hp總線鎖死?

    `1、在開發zynq工程時遇到多個axi_hp總線讀寫ddr時,總線鎖死。現象就是axi_hp的wready信號一直為低。架構圖: 2、應用
    發表于 04-15 21:57

    請問microblaze如何通過串口讀寫FPGA內部axi4總線上的寄存器?

    microblaze通過串口讀寫FPGA內部axi4總線上的寄存器
    發表于 12-23 06:16

    AXI4協議的讀寫通道結構

      AXI4協議基于猝發式傳輸機制。在地址通道上,每個交易有地址和控制信息,這些信息描述了需要傳輸的數據性質。主從設備間的數據傳輸有兩種情況,一種是主設備經過寫通道向從設備寫數據(簡稱寫交易
    發表于 01-08 16:58

    AXI總線的相關資料下載

    AXI總線學習AXI協議的主要特征主要結構通道定義讀寫地址通道讀數據通道寫數據通道寫操作回應信號
    發表于 02-09 07:17

    看看在SpinalHDL中AXI4總線互聯IP的設計

    。writeIssuingCapability:指明AXI4總線寫最大同時支持的指令個數。combinedIssuingCapability:其值應不小于前兩者,用于在AXI4總線
    發表于 08-02 14:28

    AMBA AXI總線學習筆記

    AMBA AXI 總線學習筆記,非常詳細的AXI總線操作說明
    發表于 11-11 16:49 ?11次下載

    AXI 總線和引腳的介紹

    1、AXI 總線通道,總線和引腳的介紹 AXI接口具有五個獨立的通道: (1)寫地址通道(AW):write address channel
    發表于 01-05 08:13 ?1w次閱讀
    <b class='flag-5'>AXI</b> <b class='flag-5'>總線</b>和引腳的介紹

    AXI總線的概念及基本特點是什么

    AXI總線是一種多通道傳輸總線,將地址、讀數據、寫數據、握手信號在不同的通道中發送,不同的訪問之間順序可以打亂,用BUSID來表示各個訪問的歸屬。主設備在沒有得到返回數據的情況下可發出
    的頭像 發表于 12-19 10:02 ?5633次閱讀

    AXI總線學習(AXI3&4)

    AXI總線學習AXI協議的主要特征主要結構通道定義讀寫地址通道讀數據通道寫數據通道寫操作回應信號
    發表于 12-05 16:21 ?5次下載
    <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>學習(<b class='flag-5'>AXI</b>3&4)

    基于AXI總線的DDR3讀寫測試

    本文開源一個FPGA項目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡單用戶接口的讀寫方式:《DDR3讀寫測試》,如果在某些
    的頭像 發表于 09-01 16:20 ?4660次閱讀
    基于<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>的DDR3<b class='flag-5'>讀寫</b>測試

    FPGA通過AXI總線讀寫DDR3實現方式

    AXI總線由一些核心組成,包括AXI主處理器接口(AXI4)、AXI處理器到協處理器接口(AXI
    發表于 04-18 11:41 ?1305次閱讀
    主站蜘蛛池模板: 久久国产高清字幕中文| 蜜桃狠狠色伊人亚洲综合网站| 女人被躁到高潮嗷嗷叫免费| 亚洲偷自拍精品视频在线观看| 国产露脸150部国语对白| 天天摸夜添狠狠添高| 国产精品第100页| 偷窥wc美女毛茸茸视频| 俄罗斯12一15处交| 色姐妹久久综合在线av| 国产成人久久婷婷精品流白浆| 偷偷要色偷偷| 狠狠插综合| 曰批国产精品视频免费观看| 久久久久久亚洲精品影院| 伊人天天躁夜夜躁狠狠| 美女18黄| yellow免费观看完整版直播| 日韩精品一卡二卡三卡四卡2021| 姑娘视频日本在线播放| 亚洲mv在线观看| 久久精品99国产精品日本| 69亞洲亂人倫AV精品發布| 欧美日韩免费看| 国产精品久久久久激情影院 | 久久国产精品萌白酱免费| 印度性hd18| 你是淫荡的我的女王| 成人无码在线超碰视频| 小荡娃奶真大| 久久免费观看视频| 爱暖暖1000部免费| 羞羞漫画免费漫画页面在线看漫画秋蝉| 黑吊大战白xxxxxx| 6080yy奇领电影在线看| 日韩AV片无码一区二区三区不卡| 国产免费人视频在线观看免费| 曰本真人00XX动太图| 日韩午夜影院| 九九热这里有精品| 潮 喷女王cytherea|