I/O電路中電壓比較器

在高速I/O電路設計中，輸入I/O的比較器是一個非常重要的模塊。它的主要功能是將兩個模擬信號進行比較，輸出一個二進制值。兩個輸入模擬信號可以是兩個互補的電壓信號也可以是一個單端信號與一個參考電壓。

電壓比較器電路如下圖所示

比較器與運放的符號完全一樣，結構上也有許多相似之處。開環工作下的運放本身就可以看作一個比較器。但是比較器與運放在設計上有許多不同點。運放設計時，最重要的是考慮輸出與輸入之間的線性傳輸關系及頻率補償的穩定性，因此響應時間與延遲時間往往很大，開環增益也不容易做得很大;而比較器是大信號作用，所以總是處于開環狀態，不存在因為負反饋造成的自激振蕩，因此頻率補償是不必要的。

在電壓比較器的參數中，響應速度是其中非常重要的一個。一般要求比較器的響應速度要很快。也就是說在輸入電壓發生變化后，相應輸出電壓的變化應該很快出現。輸出電壓還應該有很短的上升和下降時間。另外對于高性能的電壓比較器來說，還應有高的開環增益、低的失調電壓、高的壓擺率等。對于MOS差分放大器來說，失調過大是其固有缺點，因此減少失調也是一個關鍵問題。

對于高速的I/O輸入電路設計中，接收器總是工作在一定的噪聲環境中，雖然共模噪聲能夠得到很好的抑制，但差模噪聲的存在總是不可避免的。如果比較器足夠的快，并且噪聲的幅度也足夠大，如果輸入恰好位于比較器的閾值點附近，則噪聲就可能會造成接收器的錯誤翻轉，使輸出出現一些錯誤脈沖。因此當接口電路設計中用到比較器時，接收器通常會引入閾值遲滯。

閾值遲滯在接收器的設計中是一種非常重要的技術。因為當接收器的輸入沒有連接、連接的驅動器的驅動能力下降時，接收器就會產生不確定的輸入，而閾值遲滯則可以在這種情況下確保接收器的輸出是一個確定值。如下圖所示，中間的方框水平方向的長度大小就是遲滯電壓的大小

I/O信號完整性介紹

信號完整性（Signal Integrity，簡稱SI）是指互連線上信號的質量，信號完整性研究則主要是觀察互連線的電氣特性參數是如何影響數字信號的電壓電流波形的。信號具有良好的信號完整性是指當需要的時候，信號具有所必須達到的電壓電流數值。

信號完整性問題一般分成五種：

1、單一網絡的信號質量，即在信號路徑或返回路徑上由于阻抗突變而引起的信號反射和波形失真；

2、相鄰網絡間的串擾，主要是由與理想回路或非理想回路耦合的電容、電感引起的干擾信號；

3、電平波動（rail collapse），即由輸入輸出接口電路中封裝寄生電感所引起的電壓波動，典型的有過沖和地彈；

4、來自系統的電磁干擾，這是因為高頻信號傳輸會產生大量的EMI（Electromagnetic Interference）噪聲，最終會導致ISI（inter-symbol interference）；

5、高頻信號在有損傳輸線上傳輸引起的損耗和衰減（lossy and attenuation）。

信號反射

信號的振鈴（ringing）和環繞振蕩（rounding）是由線上的寄生電感和電容引起的信號反射。振鈴屬于欠阻尼狀態，而環繞振蕩屬于過阻尼狀態。該種類型的信號完整性問題通常發生在周期信號中，如時鐘等。振鈴和環繞振蕩是由多種因素引起的，振鈴可以通過適當的端接予以減小，但是不可能完全消除。

源端與負載端阻抗不匹配會引起線上反射，負載將一部分電壓反射回源端。如果負載阻抗小于源阻抗，反射電壓為負；反之，如果負載阻抗大于源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經過連接器的傳輸及電源平面的不連續等因素的變化均會導致此類反射。

在高速信號傳輸中由于信號的頻率很高，信號的上升時間或下降時間很短。當信號線的長度足夠的長，以至于信號的傳播延時大于信號波形的上升時間或下降時間時，傳輸線效應就起作用了。此時如果傳輸線特征阻抗與發送器輸出阻抗或者接收器輸入阻抗不匹配，就會在傳輸線上產生信號的反射。反射會導致過沖，從而降低系統的噪聲容限和引起較大的延時。

解決高頻信號反射問題主要方法是在設計時，盡量使傳輸線特征阻抗與發送器輸出阻抗或者接收器輸入阻抗匹配，一般加入終端匹配電阻，該電阻要根據信號傳輸介質和傳輸長度的不同而做出相應的變化。

串擾

串擾主要是由線間的耦合電容和耦合電感引起的信號相互干擾的現象。串擾噪聲就是由相鄰跳變的攻擊者線通過耦合電容或耦合電感對受害者線的干擾信號。由于耦合電容是導致線間信號串擾的主要因素，而且線間耦合電感很小，所以這里對電感就不作主要分析了。串擾噪聲在不同外部條件下主要有兩種不同的表現：邏輯毛刺和時序延遲。

當受害者線處于靜態，或者其跳變窗口與攻擊者線跳變窗口分離時，若噪聲信號足夠大，超過門限電壓，將導致受害者線的邏輯狀態改變，經傳播并被觸發器鎖存后，產生功能錯誤。如下圖所示

當攻擊者線和受害者線的開關窗口重疊時，串擾效應將導致受害者線的延遲變化，如下圖所示。

串擾延遲最大的問題在于該延遲具有不確定性，與攻擊者線和受害者線的相對跳變方向相關。若兩者跳變方向相反，則串擾延遲增大，將可能導致建立時間問題；反之，則串擾延遲減小，將可能導致保持時間問題。

顯然，攻擊者跳變越快或者耦合電容越大，串擾噪聲就越大。驅動器越強（有更低的驅動阻抗）或者接地電容越多，串擾噪聲就越小。對于長線，互連電阻也起作用，互連電阻越大，串擾噪聲就越大。對于串擾延遲的不確定性，耦合電容與總的互連電容之比是一個非常重要的因素。

電平波動

接口電路中的電平波動主要是由于寄生電感的作用，某些線上的電流突變導致電源-地網絡的電壓波動。由于電感作用，線上電流突變將導致該線與其相鄰線上的電壓突變。如果這些線是片上電源-地網絡的一部分，所引起的電壓波動就會影響到電源和地網絡。由于電感效應只對高頻長線重要，自感的提取和分析主要集中于時鐘線，互感效應集中于高頻總線信號。

對于有電感問題的電路，一種途徑是在信號層之間增加電源層。由于制造成本和功耗高，此法不再使用。對于時鐘網絡，信號電流回路應該使用同層并行的屏蔽電源線，減小時鐘的自感，并使對其他連線的感性噪聲最小。對于總線，每4到8個并行的長總線信號之間插入電源線。對于長線，增加反相器減小互感效應。Repeater插入仍然是減小電感噪聲的最有效的方法之一。

在高頻下，接口電路除了考慮片上寄生電感對高速信號完整性的影響外，芯片封裝的電感更是不能忽略，尤其是對于wire-bond或者periphery-bumped封裝類型的芯片。此時輸入輸出PAD和電源或地PAD都會表現出比較大的自感，其值在2nH到20nH之間，主要取決于線的長度和封裝類型。在高速開關的情況下，流過電源和地的瞬態電流很大，由于自感的存在，引起電源電壓的波動或者地電壓的反彈---地彈（Ground-bounce）。如果要提高傳輸速率，減少地彈的影響，必須從如下幾個方面入手：

減少輸出擺幅；

不要驅動過大的片外負載；

減少同時跳變的驅動器數目；

盡可能減少寄生電感。

EMI噪聲

EMI（Electromagnetic Interference）輻射主要是由電場中電荷的運動或者電場本身變化引起的。通常，任何比較陡直的電平變化，如時鐘、數據、地址或者控制信號，都會在電子系統中產生電磁輻射。在數字系統中，周期性的時鐘信號是產生EMI的主要源頭。然而，控制信號和時序信號、地址和數據總線、互連電纜和連接器同樣也會產生大量的EMI噪聲。在高速串行信號傳輸系統中，隨著數據傳輸速度的提高，尤其是采用源同步傳輸方式后，數據傳輸線上的電平變化很快，這時就要重視傳輸線產生的EMI了。要減少高速串行信號傳輸系統中的EMI,通常可以采用差分信號傳輸方式。

平衡差分線路有兩個大小相等，但方向相反的電流，稱為奇模態信號（odd-mode signal）。當這些奇模態信號產生的場相互耦合，彼此纏繞，它們就不能輻射出去產生危害，因此有一個平衡緊密耦合的差分傳輸通路有助于減少電磁干擾的輻射。差分信號同樣有抗外部源干擾的能力。這些外部源比如說電動機的感應輻射，鄰近傳輸線的串擾等。

介質損耗與衰減

當信號在長距離有損傳輸線上傳輸時，由于非電介質、輻射等原因通常信號的高頻分量會衰減得很厲害，有的信號在接收端只剩下基波分量，高頻分量完全衰減掉了。為了減少高頻分量的衰減，通常要在PCB的設計上下功夫。但在電路設計上，也出現了一些技術，它們并不能減少信號傳播過程中的高頻分量的衰減，但是它們可以保證信號在經過同樣的衰減后，信號仍具有較大比例的高頻分量。這些技術最初應用在通信領域，如預加重技術（pre-emphasis）、均衡技術(equalization)。當然，它們應在高速信號傳輸領域也是非常有用的。