為了理解Σ-Δ調制器在頻率綜合器中究竟引起了啥影響，圖11可以比較好的說明。需要指出的是，圖11中把分頻比的變化看作一個連續信號，這樣的話能夠比較好的在1/T的采樣情況下，實現一個單位的輸入變化（單位是分頻比的code），反映到1/T的輸出變化（范圍是Hz）（1/T的縮放因子是采樣導致的），以便使模型與真實情況一致。

在經典情況中，分頻比是不變的，除非輸出頻率變化。而當分頻比變化時，由于pll本征的低通特性，所以輸出頻率的變化相比于分頻比變化的輸入而言就好像經過了低通濾波器一樣。

然而對于Σ-Δ小數N分頻的頻率綜合器而言，分頻比的變化頻率非常高，而環路傳輸函數會提取出其中的低頻成分，與Σ-Δ的輸入信號nsd(t)一致（幾乎可以達到任意高的精度）。

所以，頻率調制精度與ref的頻率無關，不過ref的頻率越高，其達到指定頻率精度的速度越快。

基于圖10的頻域模型（是根據前一篇推文中的時域模型轉化而來：Z變換，S變換），我們添加上Σ-Δ的影響。量化噪聲我們認為是白色的。

*Comments:圖10中，G(f)T中的T從哪里來？這里fig表達的是分頻比序列n[k]到輸出的影響，所以從離散域進入連續域需要乘一個采樣周期T，具體法則可以看下圖：

首先，我們可以看到Σ-Δ的量化噪聲逐次通過數字累加器、pll環路傳遞函數到pll的相位輸出。數字累加器模型來源于分頻器的積分效果，將Σ-Δ的噪聲整形階數降低了一階（？可以認為Σ-Δ僅僅是提供了一個分頻比上的一個抖動，分頻比如果想要影響到相位，必然是要經過一個積分的）

Pll的傳遞函數的效果主要是作為一個低通濾波器，濾掉了高頻的量化噪聲。Σ-Δ的量化噪聲在環路中提供了一個額外的噪聲源。

不過他的出現并沒有影響原有的各個噪聲源到輸出的影響并沒有改變。（僅取決于環路傳遞函數和歸一化分頻數Nnorminal）

現在，pll輸出的相位噪聲貢獻可以分為三部分：pfd+cp、VCO、Σ-Δ量化噪聲（分頻器對pn影響很小，假設不會引入噪聲）根據圖12，我們可以直接寫出量化噪聲與pll輸出位置相位噪聲的關系式：

整理得到

（事實上，對于一些輸入而言，量化噪聲并不是白色的，之后的深入理解Σ-Δ系列推送會有說明）如果量化噪聲是白色的，那么其譜密度應當是1/12，這里量化臺階認為是1。（量化臺階為1在這里的意思就是實際控制分頻器進行分頻，分頻比僅有兩種選擇）

事實上，18式已經可以觀察到，Σ-Δ的NTF被削弱了一級，原因是分頻器的積分效果。如果量化噪聲真的可以被認為是白色的，那么量化噪聲譜密度體現在pll的輸出應當為（m-1）*20dB/dec的斜率上升。（當然前提是頻率遠小于采樣頻率）

所以這里就是為什么很多設計中使Σ-Δ的階數與pll的階數相同，因為pll的階數事實上體現在g(f)的分母上，這樣就可以抵消掉后面的Σ-Δ調制因式，還能多出來一個次數，換句話說，能夠有效抑制高頻的量化噪聲。

具體在輸出應當體現為-20dB/dec的滾降。這個滾降特性和VCO是一樣的，能夠不浪費，又夠用，是比較恰當的設計考慮。

Comments：這里Σ-Δ的采樣頻率認為跟ref一樣，如果不一樣的，能否提高Σ-Δ的采樣頻率？收益如何？