什么是ACLR?
鄰道泄露抑制比是用于衡量下行的發(fā)射性能,是主信道的發(fā)射功率與測得的相鄰信道的功率之比。ACLR值越低,表示相臨信道的功率的干擾越小,說明系統(tǒng)的性能越好。一般用dBc作為單位。
現(xiàn)在有些廠家或運營商的招標規(guī)范喜歡用“輸入互調(diào)抑制”來定義該指標,主要是目前直放站系統(tǒng)需要兼容多制式,通過一個指標去衡量2G、3G、4G和5G的ACLR。
另外一個原因是由于ACLR的指標太嚴格,如果設(shè)備是沒有DPD或是純模擬的,那么實現(xiàn)這個指標完全靠末級的功放了,要滿足這么好的ACLR,一般得使用大功率功放,這樣整機的功耗和散熱又受影響了。所以提出一個新指標,就不用參考3GPP,進而降低下標準。
那我們看看什么是輸入互調(diào)?
輸入互調(diào)是指兩個及兩個以上載波所導(dǎo)致的帶內(nèi)及帶外互調(diào)干擾信號和抑制能力。類似下圖所述:
輸入互調(diào)的指標如下:
為什么需要ACLR?
ACLR、輸入互調(diào)和SEM都是衡量系統(tǒng)的工作頻段內(nèi)的“帶外雜散”。由于調(diào)制過程中和傳輸過程中的非線性產(chǎn)生的相鄰有用信道外的有害雜散。這個不包含雜散發(fā)射,雜散發(fā)射是指工作頻段外的,而ACLR和SEM衡量的帶外雜散都是屬于工作頻段內(nèi)。
由以上定義可以知道,ACLR和SEM類似,衡量設(shè)備共址的情況下,別互相干擾對方。
但ACLR和SEM還是有區(qū)別的,具體區(qū)別下期可以展開聊聊。
怎么設(shè)計才能滿足ACLR?
這個指標優(yōu)化起來需要注意以下幾個方面:
1、末級功放的線性:主要是末級和推動級的功放的性能不好,特別是級聯(lián)后的線性,需要在設(shè)計前測試、仿真和計算。
2、信噪比不足:主要的輸出功率過小,特別是上行。輸出功率過小,底噪又很大,導(dǎo)致信噪比不足,這樣滿足不了ACLR。需要提高輸出功率或者降低底噪。
3、雜散泄露:特別是DA產(chǎn)生的雜散,特別是零中頻方案的設(shè)備,會有一個直流雜散,需要優(yōu)化到底噪之下。
4、DPD性能:除了小信號時功放的性能需要保證10dB以上的預(yù)留外,DPD算法的性能也需要保證,這都需要使用不同的制式信號去調(diào)測的。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
在射頻設(shè)計中,我們經(jīng)常會遇到各種各樣的系統(tǒng)指標,比如EVM,VSWR,NF,ACLR等等,這么多的縮寫搞得人云里霧里,尤其是對很多剛?cè)腴T的同學(xué)來說,不懂這些縮寫的意思,有時候很難理解大牛們在說
發(fā)表于 12-24 13:57
?329次閱讀
怎么測ADS1299芯片的共模抑制比?將通道1的正負極輸入短接,接入一個0.5VP,共模電壓2.5V,F(xiàn)=50Hz,F(xiàn)FT圖像顯示輸出在50Hz時,為80dB。然而手冊是-110dB,應(yīng)該怎么測出-110dB的共模抑制比呢?
發(fā)表于 11-15 06:26
影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
發(fā)表于 09-09 07:32
最近需要測定儀表放大器的共模抑制比, 按照:將所有電極連在一起,相對于大地驅(qū)動這些電極。同樣,共模抑制的定義是20×log(VOUT/VIN),其中,VIN為共模驅(qū)動信號,VOUT為特定目標導(dǎo)聯(lián)
發(fā)表于 09-03 08:28
此電路用來檢測腦電波的信號,性能要求此電路的共模抑制比要達到不低于80dB,而現(xiàn)在實測只能達到67dB,想知道,影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?
發(fā)表于 08-20 07:21
1、很多人用運放選共模抑制比越大越好,考慮到成本,我想計算一下理論值到底符不符合,比如我采分流器上的電流±74A,Gain=0.0335,共模輸入電壓有5V,電流精度要滿足0.05%,假如運放
發(fā)表于 08-15 07:43
電源抑制比PSRR有三個參數(shù),如OPA333
1、電源抑制比為1uV/V
2、長期穩(wěn)定性為1uV
3、通道分離,直流為0.1uV/V
特別是3號參數(shù),怎么理解
發(fā)表于 08-12 06:37
50Hz的共模信號(相對REF),我該怎么判斷共模抑制比的大小才合理?
問題三:如果我對1.65V產(chǎn)生的共模信號進行軟件校準清零,再疊加1V 50Hz的共模信號(相對REF)上去,測得的值是否為真實的1V 50Hz 下的共模抑制比?
如果不正確,那怎樣才能測到正確的值?
發(fā)表于 08-05 06:27
LDO電源抑制比(PSRR,Power Supply Rejection Ratio)是衡量線性穩(wěn)壓器(LDO)在電源電壓變化時對輸出電壓穩(wěn)定性的影響的一個重要指標。 一、LDO電源抑制比
發(fā)表于 07-14 10:14
?861次閱讀
此前文章中,講解了頻譜儀的基本操作,包括《測量與參數(shù)設(shè)置》、《小信號測量與光標》、《跡線與檢波》,本篇講解頻譜分析儀高階的測量模式——信道功率與鄰道功率比的測量。
發(fā)表于 06-06 14:59
?581次閱讀
一、什么是共模抑制比?共模抑制比(CMRR)是衡量放大器對共模信號抑制能力的一個關(guān)鍵指標,是用來描述設(shè)備抵御共模信號影響的能力。共模信號是指同時存在于兩個輸入端并具有相同大小和相位的信號,例如電源
發(fā)表于 06-04 08:10
?3560次閱讀
在電子設(shè)備和系統(tǒng)的設(shè)計中,電源抑制比(Power Supply Rejection Ratio,簡稱PSRR)是一個至關(guān)重要的參數(shù)。它描述了電子設(shè)備或系統(tǒng)對來自電源的噪聲和干擾的抑制能力。本文將詳細探討電源
發(fā)表于 05-24 14:31
?4119次閱讀
在電子電路設(shè)計中,電源的穩(wěn)定性和純凈性對電路的性能至關(guān)重要。電源紋波和電源抑制比作為評估電源性能的兩個重要參數(shù),對電路的穩(wěn)定運行和信號質(zhì)量有著直接的影響。本文將詳細解析電源紋波與電源抑制比的概念、產(chǎn)生原因、影響以及應(yīng)對策略,以期
發(fā)表于 05-21 15:31
?1104次閱讀
共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別? 共模抑制比和邊模抑制比是電子電路設(shè)計中兩個重要的性能指標。它們描述了一個電路在輸入信號中
發(fā)表于 02-05 14:55
?1784次閱讀
同相比例放大器為什么對共模抑制比要求高?運放的共模抑制比如何仿真? 同相比例放大器是一種常見的放大電路,用于放大微弱信號。在應(yīng)用中,通常需要對放大的信號進行差分測量,即對信號的差值進行放大,而抑制
發(fā)表于 01-26 14:42
?1963次閱讀
評論