1.什么是可控阻抗？

可控阻抗是由PCB跡線及其相關參考平面形成的傳輸線的特性阻抗。當高頻信號在PCB傳輸線上傳播時，它是相關的?？刂谱杩箤τ诮鉀Q信號完整性問題，即無失真的信號傳播。

電路的阻抗由PCB的物理尺寸和介電材料決定。測量單位為歐姆（Ω）。類型PCB傳輸線需要控制阻抗的是單端微帶、單端帶狀線、微帶差分對、帶狀線差分對、嵌入式微帶和共面（單端和差分）。

1.1為什么需要控制阻抗？

通常，在高速數字應用中，如射頻通信、電信、使用100MHz以上的信號頻率進行計算、高速信號處理和高質量模擬視頻（如DDR、HDMI、千兆位以太網等）中，您需要受控阻抗。

在高頻下，PCB上的信號軌跡就像傳輸線一樣，在信號軌跡上的每個點都有阻抗。如果這個阻抗從一個點到另一個點變化，就會有一個信號反射，其大小取決于兩個阻抗之間的差。差別越大，反射越大。這種反射將沿信號的相反方向傳播，這意味著反射信號將疊加在主信號上。

結果，原始信號將失真：原本打算從發射機側發送的信號一旦到達接收機端，就會發生變化。失真可能如此之大，以致信號可能無法執行期望的功能。因此，為了獲得無失真的信號傳輸，PCB信號軌跡必須具有統一的受控阻抗，以最小化反射引起的信號失真。這是改善PCB線路上信號完整性的第一步。為了更好地理解，請閱讀高速信號在PCB設計中的作用 .

PCB上的均勻傳輸線具有一定的跡線寬度和高度，并且與返回路徑導體（通常是距離信號跡線一定距離的平面）保持一致的距離。

1.2影響控制阻抗的因素

影響PCB阻抗公差的因素包括材料的樹脂含量百分比、樹脂的Dk值和所用玻璃布的類型，以及其他物理PCB公差，如跡線頂部和底部的跡線高度和寬度. 當你把你的PCB設計–銅板圖案、孔圖案和最終材料厚度–我們將銅板層層壓成一個電路板。我們制造您的印刷電路板與正確的圖案尺寸和位置在一定的公差內。您必須確保制造商為您提供正確的尺寸、位置和蝕刻特征的公差。否則，您的電路板將彼此不同，這使得調試與性能相關的問題非常困難。

1.3為什么最好指定電路板的電介質而不是控制阻抗？

走線的阻抗也由電路板上使用的PCB材料定義。材料的介電常數和基于某些參數的預期阻抗稱為受控電介質。如果你喜歡數學，你可以采用可控電介質的方法來控制你需要的阻抗。進行計算后，可以指定晶圓廠中銅層之間所需的介電空間。然后，用正確的軌跡和空間布局軌跡。

在這種情況下，請求控制阻抗板而不是控制電介質板可能更好。對于受控電介質，您是否指定要使用的玻璃布類型？材料的樹脂百分比是多少？如果沒有，那么您無法確定您的制造商正在使用什么。此外，您是否確保跡線寬度在公差范圍內？如果您要求控制電介質板，則負擔將落在您身上。

我們為您計算阻抗并不難。請讓我們知道必須控制哪些走線以及所需的阻抗是什么。Sierra提供兩種類型的阻抗控制：受控電介質和阻抗控制。

2.如何設計阻抗可控的電路板？

在設計PCB時，應遵循以下提到的受控阻抗布線策略：

2.1確定哪些信號需要阻抗控制

大多數時候，電氣工程師會指定哪些信號網絡需要特定的受控阻抗。然而，如果沒有，設計者應該檢查集成電路的數據表，以確定哪些信號需要控制阻抗。數據表通常為每組信號及其阻抗值提供詳細的指南。數據表或應用注釋中也可能會出現間隔規則和在哪個層上布置特定信號的信息。DDR跟蹤、HDMI跟蹤、千兆以太網跟蹤、射頻信號都是一些控制阻抗跟蹤的例子。

2.2在原理圖上注明阻抗要求

帶差分對的高度示意圖以及網絡名稱。

電路板的設計首先由設計工程師設計電路原理圖。工程師必須在原理圖中指定受控阻抗信號，并將特定網絡分為差分對（100Ω、90Ω或85Ω）或單端網絡（40Ω、50Ω、55Ω、60Ω或75Ω）。這是一個很好的設計實踐N或P在示意圖中差分對信號的網絡名稱后的極性指示。工程師還應在原理圖或單獨的“自述”文件中規定布局設計師應遵循的特定控制阻抗布局設計指南（如有）。

2.3確定受控CI的跟蹤參數

PCB軌跡由其厚度、高度、寬度和PCB材料的介電常數（Er）定義蝕刻的. 在設計控制阻抗印刷電路板時，必須考慮這些參數。您可以向制造商提供層數、特定層上的阻抗跡線值（50Ω，第3層100Ω），以及PCB設計所需的材料。

制造商給您的堆棧，其中提到每層的跡線寬度、層數、堆疊中每個電介質的厚度、跡線厚度和PCB材料。他還通過計算需要阻抗控制的跡線的可行厚度、寬度和高度來處理受控阻抗要求。請遵循以下關系，以了解阻抗如何取決于尺寸：

• 阻抗與跡線寬度和跡線厚度成反比。
• 阻抗與層壓板高度成正比，與層壓板介電常數（Er）的平方根成反比。

3.在設計受控阻抗時避免這些布線錯誤

3.1區分CI跟蹤與其他跟蹤

受控阻抗跡線寬度必須與線路板上的剩余跡線區分開來。它允許PCB制造商快速識別它們，并在必要時對跡線寬度進行適當的更改，以達到特定的阻抗。例如，如果您需要一個5mil的跟蹤以獲得50Ω的阻抗，并且您還路由了具有5mils寬度的其他信號，那么PCB制造商將無法確定哪些信號是受控阻抗跟蹤。因此，您應該使50Ω阻抗軌跡寬度為5.1mil或4.9mil。

下表顯示了不同層上控制阻抗的跡線寬度和間距。非阻抗信號記錄道的布線寬度不應為3.5、3.6、4.2、4.25和4.3mil。

可控阻抗層的跡線寬度和間距。

3.2保持差分對路由中的對稱性

對稱地布置差分對，并保持信號始終平行。

高速差分對信號跡線需要以恒定間距相互平行布線。計算特定的微分阻抗需要特定的跡線寬度和間距。差分對需要對稱布線。您應該盡量減少因襯墊或端部而增大指定間距的區域。

3.3足夠間距的b/w受控阻抗記錄道、其他記錄道和元件（3W和2W規則）

為了減少串擾，b/w記錄道的間距應為3W或至少為2W。注意t他的規則不適用于間距b/w差分對。

3.4元件、通孔和耦合電容器的放置

組件或 通孔不應放置在差分對之間，即使信號是圍繞它們對稱地布線的。元件和過孔會造成阻抗的不連續性，并可能導致信號完整性問題。對于高速信號，一個差分對和一個相鄰差分對之間的間距不應小于記錄道寬度（5W）的五倍。你也應該保持與其他信號機保持30英里的距離。對于時鐘或周期性信號，應將“保持距離”增加到50毫秒，以確保適當的隔離。

避免差分對之間的元件和過孔。

如果高速差分對需要串聯耦合電容器，則需要對稱放置，如下圖所示。電容器會產生阻抗不連續，因此對稱放置會減少信號中的不連續量。欲了解更多信息，請閱讀如何限制PCB傳輸線的阻抗不連續性和信號反射 .

對稱放置耦合電容器以避免不連續。

對于差分對，應盡量減少過孔的使用，如果要放置它們，它們需要對稱，以盡量減少不連續性。

不要在平面和PCB邊界上發送高速信號。

3.5長度匹配

長度匹配將實現傳播延遲匹配，前提是不同記錄道上的信號速度相同。當一組高速信號一起傳輸并且預期同時到達目的地（在指定的失配公差內）時，可能需要長度匹配。

傳輸延遲匹配的長度匹配。

形成差分對的記錄道長度需要非常緊密地匹配；否則，這將導致不可接受的延遲偏差（正負信號之間的不匹配）。長度不匹配需要通過在較短的記錄道中使用蛇紋石來補償。為了減少阻抗不連續性，需要仔細選擇蛇形跡線的幾何形狀。下圖顯示了理想蛇形痕跡的要求。閱讀我們的帖子如何制造可控阻抗印刷電路板 .

蛇形痕跡應盡可能靠近不匹配源。它保證了失配的盡快修正。在下圖中，您可以看到不匹配發生在左側的一組過孔上，因此需要將蛇形線添加到左側而不是右側。

不匹配點的長度校正

同樣，彎板會導致不匹配，使內部彎板上的軌跡比外部軌跡小。因此，我們需要在靠近彎曲區域的地方添加蛇紋石。如果一對有兩個彎曲小于15毫米，它們會互相補償。因此不需要添加蛇紋石。

靠近彎板的長度補償

當差分對信號使用通孔從一層變到另一層，并且有一個彎折，則該對的每一段都需要單獨匹配。蛇紋石應放置在彎曲附近較短的痕跡上。您需要手動檢查此沖突，因為它不會在設計規則檢查中捕獲，因為總信號的長度將密切匹配。由于不同層上記錄道的信號速度可能不同，如果差分對信號需要長度匹配，則建議在同一層上路由差分對信號。還有，看看我們的帖子如何在KiCad中路由差分對 .

每段的長度差需要補償。

3.6受控阻抗信號返回路徑的參考層

所有高速信號需要一個連續的參考平面作為信號的返回路徑。不正確的信號返回路徑是噪聲耦合和EMI問題. 高速信號的返回電流緊隨信號路徑，而低速信號的返回電流采用可用的最短路徑。通常，高速信號的返回路徑在最靠近信號層的基準面中提供。

高速信號不應在分割平面上進行路由，因為返回路徑將無法跟蹤跟蹤。為了更好的信號完整性，您應該圍繞分割平面布線。另外，確保每側的地平面至少是跡線寬度的三倍（3W規則）。

避免在拆分平面上布線。

如果信號需要在兩個不同的基準面上布線，則需要在兩個基準面之間安裝縫合電容器。電容器需要連接到兩個基準面上，并且應該放置在靠近信號路徑的地方，以保持信號和返回路徑之間的距離很小。電容器允許回流電流從一個基準面傳輸到另一個基準面，并將阻抗不連續性最小化?？p合電容器的一個好值是在10nF和100nF之間。

應避免分割平面障礙物和參考平面中信號跡線正下方的槽。如果槽是不可避免的，應使用縫合過孔，以盡量減少由分離的返回路徑造成的問題。電容器的兩個管腳應連接到接地層，并應放置在信號附近。

在平面障礙物上布線時需要縫合電容器。

當過孔放置在一起時，它們會在參照平面中創建空心。為了盡量減少這些大的空隙，你應該錯開過孔，以便在過孔之間提供足夠的平面進給。交錯的過孔允許信號有一個連續的返回路徑。

最好使用地平面作為參考。但是，如果電源平面用作參考平面，則需要添加縫合電容器，以允許信號將參考從地面更改為電源平面，然后再更改回地面。你應該把一個電容器放在靠近信號入口和出口的地方，一端接地，另一端接電網。

當使用電源平面作為參考時，添加縫合電容器。

3.7在圖層更改過孔附近添加縫合過孔.

如果高速差分對或單端信號交換層，則應在層更改過孔附近添加縫合過孔。這種做法也允許回流改變接地層。

如果一個高速信號跟蹤切換到一個以不同網絡為基準的層，則需要縫合電容器來允許回流電流從接地平面通過縫合電容器流向電源平面。對于差分對，電容器的布置應對稱。

改變信號基準面時放置縫合電容器。

4.控制阻抗設計檢查表

• 控制阻抗線應在PCB原理圖中標記。
• 差分對記錄道長度應與20%的信號上升/下降時間相匹配。
• 應使用高數據頻率連接器。
• 對于微帶結構，請在微帶線下使用未破裂的地面。
• 在地面上，或在地面上使用的，或不間斷的。地面和電力飛機提供回流路徑。它還可以減少電磁干擾問題。

5.Sierra在控制阻抗方面的能力

Sierra電路用于阻抗測量的設備：

1. Polar CIT
2. Tektronix 8300

如果阻抗試片不起作用或未通過阻抗測試，Sierra將在電路板上進行阻抗測試，以驗證產品是否在規范范圍內，或者需要重新制作，并進行必要的調整。

然而，由于記錄道的長度取決于電路板的尺寸，因此測試電路板的阻抗至關重要。成品上內層阻抗跡線的位置也非常關鍵。

6.如何使用電路阻抗計算器？

電路阻抗計算器

我們的阻抗計算器采用麥克斯韋方程組的二維解來計算不同阻抗模型的單端阻抗和微分阻抗。

除特性阻抗外，該工具還可估計以下軌跡參數：

• 電感
• 電容
• 單位長度傳播延遲
• 模型的有效介電常數
• 耦合系數
• 奇偶模特性參數

大多數免費的在線阻抗計算器都不是很精確。這是因為他們是基于經驗公式，沒有考慮到梯形形狀的痕跡和許多電介質材料的影響。

6.1阻抗計算器的特點

您可以從下拉列表中選擇所需的阻抗模型，如無涂層微帶、涂層微帶、嵌入式微帶和帶狀線。在每個型號中，您可以選擇單端、差分對、共面單端、共面差分對、共面單端無接地和共面差分對不帶接地組合。

在這個演示中，我們將選擇無涂層微帶單端阻抗計算器。

無涂層微帶單端阻抗計算器

此計算器計算指定目標單端阻抗的跡線寬度，反之亦然。例如，如果跡線寬度需要計算，輸入參數為電介質高度 ,介電常數 ,跡線寬度的頂部和底部之間的差異或δw ,跡線厚度，和單端目標阻抗. 同樣，為了計算單端阻抗，應輸入跡線寬度和前面提到的輸入參數。

輸入參數可能因計算器類型而異。無涂層微帶差分對阻抗計算器的輸入和輸出參數如下圖所示。

無涂層微帶線差分對阻抗計算器

“選擇單位”下拉菜單可用于更改輸入參數的單位。介電常數指南幫助用戶識別所用板材料的介電常數。本指南根據厚度、樹脂含量以及材料是否為預浸料或芯材，提供了各種可用材料的介電常數。

內置介電常數導板

我們的阻抗工具提供82種不同的阻抗計算器，這些計算器是根據不同的軌跡幾何形狀設計和分類的。

要記住的要點

除了通常的PCB規格外，電路板設計者還應指定：

• 哪些層包含受控阻抗走線？
• 由于每層阻抗跡線可以有多個值，所以記錄道的阻抗。
• 控制阻抗軌跡的單獨孔徑代碼，例如4mil非受控阻抗軌跡和4mil受控阻抗軌跡。

記住，跟蹤阻抗是控制反射的一個關鍵因素。阻抗必須與驅動器和負載匹配。