色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

亞穩態理論知識 如何減少亞穩態

CHANBAEK ? 來源:奇異白勺書 ? 作者:Kim71 ? 2023-09-19 09:27 ? 次閱讀

01亞穩態理論

亞穩態(Metastability)是由于輸入信號違反了觸發器的建立時間(Setup time)或保持時間(Hold time)而產生的。建立時間是指在時鐘上升沿到來前的一段時間,數據信號就要提前準備好并穩定,保持時間是指時鐘上升沿到來后的一段時間,數據信號需要保持住。建立時間和保持時間是觸發器的固有屬性,由工藝決定。

圖片

如果數據信號在亞穩態窗口內發生變化,那么觸發器的輸出就會變成一段時間的“未知態”。這種狀態對于電路而言是有害的,且需要一段時間才能回到穩定狀態。

眾所周知,數字電路中的穩定狀態“0”或“1”一般是由TTL電平決定,所謂的亞穩態就是當觸發器電平工作在低電平與高電平之間的狀態,這個狀態一般會在1到2個時鐘周期恢復到“0”或“1”的穩定狀態,但是無法確定到底回到哪個穩態。

如同在一個小土坡上滾一個球,當產生亞穩態時,可能“推力”較大,球翻過了山坡,最后回到了穩態“1”;也可能“推力”不足,球又回滾到穩態“0”,這種情況下,輸出就可能產生毛刺。

圖片

02如何減少亞穩態

實際設計中,可能產生亞穩態的原因有:

  1. 輸入信號是異步信號;
  2. 時鐘偏移、擺動(上升/下降時間)高于容限值;
  3. 信號在兩個沒有固定相位關系的時鐘域進行跨時鐘域工作;
  4. 組合延遲使得觸發器的數據輸入在亞穩態窗口發生。

一個最簡單粗暴的解決辦法就是確保時鐘周期足夠長來避免亞穩態,這個時鐘周期要大于準穩態的解析時間,也要大于通往下一級觸發器路徑上的任何邏輯延遲,不過這樣做與性能要求相悖,實用性不大。因此實際工作中往往通過解決時序上的問題來降低亞穩態發生的概率:

  1. 跨時鐘域傳輸可以采用同步器、握手協議等;
  2. 采用響應更快的觸發器(縮短亞穩態窗口);
  3. 異步信號的采集可以采用異步FIFO對跨時鐘域數據進行緩沖設計;
  4. 降低工作頻率(就是增加時鐘周期,不是優選方案)
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • TTL
    TTL
    +關注

    關注

    7

    文章

    503

    瀏覽量

    70303
  • fifo
    +關注

    關注

    3

    文章

    389

    瀏覽量

    43737
  • 數字電路
    +關注

    關注

    193

    文章

    1608

    瀏覽量

    80684
  • 觸發器
    +關注

    關注

    14

    文章

    2000

    瀏覽量

    61215
  • 亞穩態
    +關注

    關注

    0

    文章

    46

    瀏覽量

    13305
收藏 人收藏

    評論

    相關推薦

    利用IDDR簡化亞穩態方案

    亞穩態信號問題。亞穩態信號的穩定時間通常比一個時鐘周期要短得多,因此即便延遲半個時鐘周期,亞穩態出現的概率也會按數量級減少。為了降低亞穩態
    發表于 12-29 15:17

    FPGA中亞穩態——讓你無處可逃

    注意事項。2. 理論分析2.1信號傳輸中的亞穩態在同步系統中,輸入信號總是系統時鐘同步,能夠達到寄存器的時序要求,所以亞穩態不會發生。亞穩態問題通常發生在一些跨時鐘域信號傳輸以及異步信
    發表于 01-11 11:49

    xilinx資料:利用IDDR簡化亞穩態

    亞穩態事件,結合實例講解,語言通俗易懂,由淺入深,特別舉了多個實例以及解決方案,非常具有針對性,讓人受益匪淺,非常適合對亞穩態方面掌握不好的中國工程師和中國的學生朋友,是關于亞穩態方面不可多得的好資料,強烈推薦哦!!![hid
    發表于 03-05 14:11

    FPGA中亞穩態——讓你無處可逃

    導致復位失敗。怎么降低亞穩態發生的概率成了FPGA設計需要重視的一個注意事項。2. 理論分析2.1信號傳輸中的亞穩態在同步系統中,輸入信號總是系統時鐘同步,能夠達到寄存器的時序要求,所以亞穩態
    發表于 04-25 15:29

    FPGA觸發器的亞穩態認識

    可能會出現非法狀態---亞穩態亞穩態是一種不穩定狀態,在一定時間后, 最終返回到兩個穩定狀態之一。亞穩態輸出的信號是什么樣子的? 對于系統有什么危害? 如果降低亞穩態帶來的危害? 這
    發表于 12-04 13:51

    亞穩態問題解析

    亞穩態是數字電路設計中最為基礎和核心的理論。同步系統設計中的多項技術,如synthesis,CTS,STA等都是為了避免同步系統產生亞穩態。異步系統中,更容易產生亞穩態,因此需要對異步
    發表于 11-01 17:45

    FPGA的亞穩態現象是什么?

    說起亞穩態,首先我們先來了解一下什么叫做亞穩態亞穩態現象:信號在無關信號或者異步時鐘域之間傳輸時導致數字器件失效的一種現象。
    發表于 09-11 11:52

    在FPGA復位電路中產生亞穩態的原因

    。怎么降低亞穩態發生的概率成了 FPGA 設計需要重視的一個注意事項。理論分析01 信號傳輸中的亞穩態在同步系統中,輸入信號總是系統時鐘同步,能夠達到寄存器的時序要求,所以亞穩態不會發
    發表于 10-19 10:03

    FPGA--中復位電路產生亞穩態的原因

    FPGA 設計需要重視的一個注意事項。理論分析01 信號傳輸中的亞穩態在同步系統中,輸入信號總是系統時鐘同步,能夠達到寄存器的時序要求,所以亞穩態不會發生。亞穩態問題通常發生在一些跨
    發表于 10-22 11:42

    基于FPGA的亞穩態參數測量方法

    基于FPGA的亞穩態參數測量方法_田毅
    發表于 01-07 21:28 ?0次下載

    數字電路中何時會發生亞穩態

    亞穩態問題是數字電路中很重要的問題,因為現實世界是一個異步的世界,所以亞穩態是無法避免的,并且亞穩態應該也是面試常考的考點。
    發表于 09-07 14:28 ?535次閱讀

    亞穩態產生原因、危害及消除方法

    亞穩態問題是數字電路中很重要的問題,因為現實世界是一個異步的世界,所以亞穩態是無法避免的,并且亞穩態應該也是面試常考的考點。
    的頭像 發表于 09-07 14:28 ?9614次閱讀

    什么是亞穩態?如何克服亞穩態

    亞穩態在電路設計中是常見的屬性現象,是指系統處于一種不穩定的狀態,雖然不是平衡狀態,但可在短時間內保持相對穩定的狀態。對工程師來說,亞穩態的存在可以帶來獨特的性質和應用,如非晶態材料、晶體缺陷等
    的頭像 發表于 05-18 11:03 ?4883次閱讀

    亞穩態的分析與處理

    本文主要介紹了亞穩態的分析與處理。
    的頭像 發表于 06-21 14:38 ?4087次閱讀
    <b class='flag-5'>亞穩態</b>的分析與處理

    FPGA設計中的亞穩態解析

    說起亞穩態,首先我們先來了解一下什么叫做亞穩態亞穩態現象:信號在無關信號或者異步時鐘域之間傳輸時導致數字器件失效的一種現象。
    的頭像 發表于 09-19 15:18 ?1900次閱讀
    FPGA設計中的<b class='flag-5'>亞穩態</b>解析
    主站蜘蛛池模板: 美女MM131爽爽爽| 精品精品国产yyy5857香蕉| 国产精品伦理一二三区伦理| 男人天堂黄色| 中文字幕专区高清在线观看| 国产一区二区在线观看免费| 睡觉被偷偷进入magnet| 成人性视频全过程| 情浓野战台湾三级| PORN白嫩内射合集| 欧美性情video sexo视频| 91免费网站在线看入口黄| 美女一级毛片免费不卡视频| 506070老熟肥妇bbwxx视频| 快播在线电影网站| 中文字幕在线观看网址| 久久足恋网| 真人美女精美小穴| 老司机福利视频一区在线播放| 亚洲一区免费看| 久久精品热线免费| 最近高清日本免费| 欧美xxxav| 村妇偷人内射高潮迭起| 四虎永久免费| 精品视频在线观看视频免费视频| 一级做a爰片久久免费| 麻豆精品人妻一区二区三区蜜桃| 999久久久无码国产精蜜柚| 日本高清无卡码一区二区久久 | 理论片在线观看片免费| 中文字幕久久久| 老师破女学生特级毛片| caoporon超碰在线视频| 丝袜足控免费网站xx91| 好大好爽好深舒服死了| 3acg同人漫画禁图h| 日日噜噜夜夜躁躁狠狠| 国语自产一区第二页| 中国老太性色xxxxxhd| 人妻夜夜爽天天爽三区麻豆AV网站|