有源晶振的電氣參數(shù)：波形上升下降時(shí)間
晶振的輸出波形為單端輸出(Sine/Clipped Sine, CMOS/TTL)和差分輸出(LVPECL, LVDS, HCSL)。差分輸出可以滿足高速數(shù)據(jù)傳輸，應(yīng)用于高速計(jì)算機(jī)，數(shù)字通信系統(tǒng)，雷達(dá)，測(cè)量?jī)x器，頻率合成器等。
波形的上升和下降時(shí)間是有源晶振的一個(gè)主要電氣參數(shù)，單位為ns。
從CMOS輸出的波形圖來看，上升時(shí)間(Tr)指的從波形的10%處上升到波形的90%處所需要的時(shí)間(也有從20%處上升到80%的時(shí)間進(jìn)行計(jì)算的)。下降時(shí)間(Tf)指的是從高值到低值所需要的時(shí)間。
KOAN有源晶振的規(guī)格書中(KS506T為例)可以看到上升下降時(shí)間的范圍值。具體電性能參數(shù)需要通過S&A280B進(jìn)行測(cè)量。
我們的優(yōu)勢(shì)
KOAN晶振公司配備了E5052B信號(hào)分析儀器(測(cè)量相位噪聲和抖動(dòng))、S&A280B、S&A250B測(cè)試儀器，以及高低溫箱，抗沖擊試驗(yàn)設(shè)備。我們能夠檢測(cè)在溫度、負(fù)載和功率電壓變化條件下的頻率穩(wěn)定性。
我們可以快速高水平滿足客戶的需求、精準(zhǔn)化匹配、快速故障分析。
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
有源晶振
+關(guān)注
關(guān)注
1文章
890瀏覽量
20601 -
晶振
+關(guān)注
關(guān)注
34文章
2868瀏覽量
68054 -
計(jì)算機(jī)
+關(guān)注
關(guān)注
19文章
7500瀏覽量
88010 -
波形
+關(guān)注
關(guān)注
3文章
379瀏覽量
31572 -
測(cè)量?jī)x器
+關(guān)注
關(guān)注
3文章
794瀏覽量
42195
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
請(qǐng)問放大器的上升時(shí)間和下降時(shí)間指的是什么？
請(qǐng)問放大器的上升時(shí)間和下降時(shí)間指的是什么？它與什么參數(shù)有關(guān)
發(fā)表于 08-19 07:53
【轉(zhuǎn)帖】如何用示波器測(cè)試有源晶振波形
接入晶振，再有兩個(gè)電容分別接到晶振的兩端，每個(gè)電容的另一端再接地，這兩個(gè)電容串聯(lián)的容量值等于負(fù)載電容，請(qǐng)注意一般IC的引腳都有等效輸入電容，這個(gè)不能忽略。
發(fā)表于 05-25 14:32
斯巴達(dá)6上升時(shí)間下降時(shí)間怎么減少
嗨，我試圖減少上升時(shí)間和下降時(shí)間，包括在spartan 6中IO引腳的過沖。我沒有應(yīng)用約束tr = 2.5nstf = 2.5ns過沖= 11％我應(yīng)用了6mA的驅(qū)動(dòng)約束.....為此我得到了新的結(jié)果
發(fā)表于 04-10 13:18
如何確定峰值信號(hào)的上升/下降時(shí)間？
大家好，我開發(fā)了一個(gè)用于Spartan 3e套件的VHDL PWM生成算法，一切都是預(yù)期的。但我想了解這個(gè)信號(hào)的上升/下降時(shí)間，模擬顯示理想的行為，但在范圍上我看到的東西不同。從理論上講，如何確定
發(fā)表于 07-09 05:36
滯回比較器輸出電壓的上升時(shí)間和下降時(shí)間與什么有關(guān)呢？
滯回比較器輸出電壓的上升時(shí)間和下降時(shí)間與什么有關(guān)呢？
發(fā)表于 03-24 09:53
有源晶振的波形釋義？有源晶振的波形？如何測(cè)量有源晶振的波形呢？
晶振中的輸出波形普遍分為方波Square Wave和正弦波Sine Wave兩類。
KOAN有源晶振不斷滿足客戶的需求
，雷達(dá)，測(cè)量?jī)x器，頻率合成器等。 波形的上升和下降時(shí)間是有源晶振的一個(gè)主要
納米軟件電源模塊測(cè)試之啟動(dòng)延遲和上升/下降時(shí)間
電源模塊的啟動(dòng)延遲指從施加啟動(dòng)輸入電壓到輸出電壓達(dá)到電壓額定值時(shí)所需的時(shí)間，上升時(shí)間是指電源模塊從歸零待機(jī)狀態(tài)到啟動(dòng)狀態(tài)所需的時(shí)間，下降時(shí)間指的是電源模塊從工作狀態(tài)到歸零待機(jī)狀態(tài)所需的
如何測(cè)試開關(guān)電源的下降時(shí)間呢？
繼開關(guān)電源上升時(shí)間測(cè)試方法科普后，納米軟件將繼續(xù)介紹下降時(shí)間的測(cè)試方法。
常見的有源晶振選型參數(shù)
有源晶振用于產(chǎn)生穩(wěn)定的時(shí)鐘信號(hào)。其內(nèi)部有獨(dú)立的起振芯片，不受外部電路影響。選型時(shí)需要考慮一些關(guān)鍵參數(shù)，以確保器件在特定應(yīng)用中能夠滿足性能需求
有源晶振的波形
無源晶振（晶體諧振器）的波形為正弦波；正弦波的輸出是一個(gè)連續(xù)且光滑的波形，其頻率穩(wěn)定，適用于一些對(duì)波形質(zhì)量和頻率穩(wěn)定性要求較高的應(yīng)用，如一些
工商網(wǎng)監(jiān)
評(píng)論