OSC----有源晶振電路

1.有源晶振的選型理念

1：模式要求--->選型有源晶振時需要先確認輸出模式或者說是芯片端的輸入模式

2：成本要求--->預算高選擇有源晶振/振蕩器，預算低選擇無源晶振/諧振器

3：性能要求--->如果是應用產品需要高精度，高端產品，選有源晶振/振蕩器；如果應用對頻率穩定率要求不高，如玩具等一般消費類電子，更合適選擇性價比高的無源晶振/諧振器

4：溫度/穩定度--->有源晶振/振蕩器為時鐘振蕩器，TCXO溫補晶振，VCXO壓控振蕩器，OCXO恒溫晶振，不同的類型可以實現更寬的溫度范圍和更高的穩定度。

2.有源晶振引腳定義

有源晶振除了常規的電源，輸入和輸出引腳，可能會有三態端和OE引腳，有源晶振三態端輸出既可以是一般二值邏輯電路中正常的高電平1或者低電平0，也可以保持高阻抗狀態（Hi-Z），OE用于在低電平時輸出使能，而在不使能時輸出保持高阻態。

3.有源晶振EMC設計

EMC包括兩個方面的要求：一方面是指晶振在正常運行過程中對所在環境產生的電磁干擾不能超過一定的限值；另一方面是晶振對所在環境中存在的電磁干擾具有一定程度的抗擾度，即電磁敏感性。如圖7-1是典型的有源晶振電路，有源晶振的連接方式相對簡單，不需要復雜的配置電路，有效避免了外部電容匹配不好造成頻率偏移的問題，同時也在很大程度上減少了電路板雜散信號對它的干擾。

圖7-1：典型的有源晶振EMC標準設計電路

有源EMC電路原理圖設計要點：

1：做好電源濾波，晶振電源去耦非常重要

有源晶振的電源引腳不要直接接電源，需要通過一個磁珠再接電源，去耦電容選兩到三個，容值遞減，目的是降低電源噪聲對輸出頻率的影響。在電路功能上，磁珠和電感原理相同。

如圖7-1所示，L1和C1、C2構成π型濾波網絡，C1為預留設計，可根據實際情況進行增加或者調整電源端磁珠L1與電容C2、C3構成LC濾波電路（一級低通濾波）。預留的電容C3，容值要小，根據具體測試結果而定。

2：關于輸出端串聯的電阻的作用

輸出端串聯一個小電阻，為預留匹配設計（比如50Ω），有的有源晶振輸出需要進行阻抗匹配，具體匹配阻值根據測試結果而定。其作用是為了減少信號反射，避免反射波疊加引起信號過沖。不同批次的板子特性不一樣，留個電阻位置便于調整板子狀態到最佳。可根據實驗情況進行調整或更換磁珠處理。

3：輸出端電容

輸出端電容C4為負載調節電容，根據實際情況調整，用來微調頻率精度，其次是與串聯電阻R1組成RC濾波器，減少時鐘信號過沖。

有源晶振EMC標準設計電路，如果對EMC要求不高，可以去掉L1磁珠及C4負載電容，只保留電源輸入端的去耦電容0.1uF即可，輸出端保留輸出電阻，約10Ω~27Ω。

4.有源晶振的匹配設計

有源晶體輸出的是方波，會引起諧波干擾，尤其是阻抗嚴重不匹配的情況下，加上電阻R1后，該電阻將與輸入電容構成RC積分平滑電路，將方波轉換為近似正弦波，可以減少諧波,雖然信號的完整性受到一定影響，但由于該信號還要經過后級放大、整形后才作為時鐘信號，因此，性能并不受影響，該電阻的大小需要根據輸入端的阻抗、輸入等效電容，有源晶體的輸出阻抗等因素選擇。

有源晶體的輸出阻抗通常都很低，一般在幾百Ω以下，而信號源的輸入端在芯片內部結構上通常是運放的輸入端，由芯片的內部電路與外部的無源石英晶體構成諧振電路（使用有源晶體后就不需要這個晶體了），這個運放的輸出阻抗都在MΩ以上。只要阻抗不匹配，就會產生信號反射，即回波，需要進行阻抗匹配，減小回波干擾及導致的信號過沖，一般這個輸出電阻可以串27Ω左右，此外晶振均需要選擇高精度的外圍器件。

5.小結

石英晶體諧振器和石英晶體振蕩器統稱為晶振，屬于頻率控制元器件，前者只是普通的晶振，而后者則是高端的晶體元器件。有源晶振的頻率輸出必定要有某個波形作為輸出載體，波形的輸出也必定會伴隨著某個負載值。在實際使用中，波形負載也是晶振的非常重要參數指標。選擇不當的話，輕則導致石英晶振或其他模塊工作不正常，功能無法實現，重則損壞模塊甚至整機。

晶振負載主要有以下幾種：

1：正弦波--->負載50歐姆或1k歐姆

2：方波--->N個TTL負載或N個PF電容

3：準正弦波--->例如10kΩ并聯10pF電容，此外還有差分輸出PECL、LVDS等高頻（100MHz以上）常用的，至于后面的15pF、50pF是這些輸出波形的匹配負載。

如下圖7-2至圖7-4是不同輸出波形的測試電路，可以作為大致參考。

圖7-2：LVPECL

圖7-3：LVDS

圖7-4：HCSL