01

模電，數電區別與聯

前面的文章所講的內容都是模擬電路的基礎知識，今天這節內容我們將開始講解數字電路相關的基礎知識，相較于模擬電路，數字電路就簡單多了。為什么數字電路比模擬電路更簡單卻要后介紹呢？因為數字電路誕生于模擬電路，通俗講就是模擬電路是數字電路的媽媽。比如我們平時經常聽說的CPU，它里面就集成了數以億計的CMOS（當然還包含有其他電路成分），那數字電路究竟涉及到哪些東西,與模擬電路又有什么差異呢，現在就跟著我們一起來探探究竟吧！

在模擬電路中信號都是連續的，并且在任意一個位置都有與之相對于的值，比如正弦波，三角波，鋸齒波，各種噪音等信號。而在數字電路中信號信號就只有2種狀態了，非0即1，比如某時刻某個芯片引腳輸入的某個信號電壓為4.5V，芯片的內部邏輯規定輸入電壓高于4.3V即判定為高電平，低于0.7V即為低電平，現在這個輸入電壓值就會被芯片判定為高電平。如果過了一段時間信號輸入電壓變為0.5V,那這是輸入信號就會被判定為低，但是你肯定會想到，如果這時候信號電壓在0.7~4.3之間呢？又是什么信號？這時候這種信號電平將是一種非法邏輯電平，這個名字我們是很好理解吧，但是對于數字芯片來說這個信號到底是什么呢（數字芯片：自打從娘胎里出來就沒有見到過這樣的東西）？

其實在芯片設計時工程師們肯定都考慮到這種情況了，他們會對這種情況做特殊的處理機制，每個芯片廠商的處理手段可能不盡相同，比如有的芯片可能配合芯片時鐘來判斷這種狀態，如果這種狀態超過了一個時鐘周期則認為這個信號是反相信號，即將電平反轉，如果沒超過就繼續保存為原來電平狀態。表面上看是維持了穩定的狀態，但實際狀態不一定符合意愿。比如某刻你輸入一個4.2V的信號本想著系統信號反轉，但由于這個信號維持時間小于一個時鐘周期，這樣系統就不會做出反應。這種亞穩定狀態體現了數字電路的模擬特性，我們不可能絕對的避免這種情況，因為現實生活大多數時候都處于模擬信號的世界。這種狀態對于整個系統的穩定性是傷害極大的，就像某個人一直處于亞健康狀態下工作，鬼知道他下一秒會不會猝死呢？雖然芯制造商在很大程度上為使用者避免了這道坑，但在今后的學習、工作過程中也不能=忽視這種情況，那要怎么才能最大程度的少踩坑呢，這就需要我們多看芯片的數據手冊了。下面的圖片就例舉一個某芯片某功能的時序邏輯關系圖，做個入門了解吧。

以上內容可能初學者看了可能一時半會還是懵的，但應該大概可以看出數字電路的關鍵內容--邏輯，時序。這也是我們后續學習一定要清楚的概念，大一的計算機基礎課程講的就是數字信號的邏輯吧，本公眾號后面的文章包括編程，單片機，嵌入式都是基于數字系統進行。

接下來我們就正式進入話題來了解一下數字電路的基礎知識。

02

數制

數制：表示數量的規則。每一位的構成、從低位向高位的進位規則，例如十進制。

常見數進制：

依據一定的編碼（比如：BCD碼，ACII碼，格雷碼等）就可以對這些常見的數進制都是可以相互轉換。數字系統中是以二進制為基礎，使用二進制存儲一切事物，使用時通過編碼規則轉化（一般是轉成十進制）。

03

邏輯門

數字電子電路以兩個邏輯電平（即邏輯低電平和邏輯高電平）工作。對應于邏輯低電平的電壓范圍用“0”表示。類似地，對應于邏輯高的電壓范圍用“1”表示。

具有一個或多個輸入和單個輸出的基本數字電子電路稱為邏輯門。因此，邏輯門是任何數字系統的組成部分。下面來認識一下常用的邏輯門。

邏輯門運算基本公式：

04

邏輯函數表示法與轉換

邏輯函數示方法主要有以下幾種表示方法：真值表，邏輯式，邏輯圖，卡諾圖。

真值表是將輸入邏輯變量的各種可能取值和相應的函數值排列在一起而組成的表格。

用真值表表示邏輯函數有以下特點：

①直觀明了，輸入變量取值一旦確定后，即可在真值表查出相應的函數值。

②把一個實際的邏輯問題抽象成一個邏輯函數時，使用真值表是最方便的。所以，在設計邏輯電路時，總是先根據設計要求列出真值表。

③真值表的缺點是當變量比較多，表比較大，顯得過于繁瑣。

邏輯式是由邏輯變量和“與”、“或”、“非”3種運算符所構成的表達式。邏輯函數表達式可根據真值表寫出。

用邏輯函數表達式表示邏輯函數，便于研究邏輯電路，通過對邏輯函數式的化簡，可以簡化邏輯電路。缺點：邏輯函數式所表達式的邏輯關系不直觀。

各種表示方法可以相互轉換，以下例舉部分轉化關系。

邏輯圖是由邏輯圖形符號及其之間的連線而構成的圖形。由函數表達式可以畫出其相應的邏輯圖。

卡諾圖是真值表的變形，它可以將有n個變量的邏輯函數的2^n個最小項組織在給定的長方形表格中，同時為相鄰最小項（相鄰與項）運用鄰接律化簡提供了直觀的圖形工具。

真值表，邏輯式，邏輯圖之間的轉化：

05

邏輯函數的化簡

將一個邏輯表達式變得最簡單、運算量最少的形式就叫做化簡。由于 運算量越少，實現邏輯關系所需要的門電路就越少，成本越低，可靠性相對較高，因此在設計邏輯電路時，需要求出邏輯函數的最簡表達式。

函數化簡是為了簡化電路，以便用最少的門實現它們，從而降低系統的成本，提高電路的可靠性。

使用的方法有代數化簡法，卡諾圖化簡法，系統化簡法。

代數化簡法 ，即利用已有邏輯函數定律和公式進行化簡。

卡諾圖化簡法 ，即利用卡諾圖表格進行化簡。

系統化簡法 ，其基本原理是通過逐級合并相鄰最小項并消去多余因子，其原理跟卡諾圖化簡法類似。