信號(hào)完整性分析越來越重要

芯片和電子產(chǎn)品一直都在向小型化、高度集成化以及高速化的方向發(fā)展，可產(chǎn)品的研發(fā)周期卻越來越緊迫。這對(duì)工程師們來說是一個(gè)巨大的考驗(yàn)。

無論是數(shù)據(jù)中心的產(chǎn)品、還是汽車和工業(yè)設(shè)備，甚至是我們?nèi)粘Ｊ褂玫?a href="http://m.1cnz.cn/soft/data/39-96/" target="_blank">消費(fèi)電子產(chǎn)品，它們的信號(hào)速率都在迅猛攀升！

看看下面這張圖，PCIe6.0的速率已經(jīng)達(dá)到了56Gbps，USB4達(dá)到了40Gbps，并行總線DDR5也達(dá)到了驚人的6.4Gbps，同時(shí)，高速總線的調(diào)制模式也從以往的NRZ發(fā)展到了PAM4甚至更高階的調(diào)制技術(shù)。

還有一些新型總線的出現(xiàn)，比如CCIX, GenZ，CXL等等。這些變化給工程師們帶來了前所未有的挑戰(zhàn)，也使得信號(hào)完整性分析變得比以往更加重要。

信號(hào)完整性是信號(hào)傳輸?shù)囊粋€(gè)綜合指標(biāo)，它涵蓋了發(fā)送端、接收端以及傳輸路徑中的PCB、連接器、線纜或其他無源器件對(duì)信號(hào)的影響。各種總線協(xié)議都對(duì)這些部分有相應(yīng)的定義，例如PCIe總線。

下圖展示了PCIe6.0規(guī)范中對(duì)各個(gè)部分插入損耗的定義。無論是進(jìn)行仿真還是測(cè)試，都需要確保滿足這一標(biāo)準(zhǔn)。

PCIe6.0 InsertionLoss

下面這張圖展示了在USB4和Thunderbolt3.0規(guī)范中定義的傳輸通道的回波損耗。同樣地，在OIF規(guī)范中，我們也可以找到插入損耗、回波損耗等等的明確定義。這些標(biāo)準(zhǔn)為我們的工程師在設(shè)計(jì)過程中提供了寶貴的參考依據(jù)。

Thunderbolt3.0 and USB4 Return Loss

CEI-28G-SR Channel Insertion Loss

一般來說，當(dāng)我們分析信號(hào)完整性時(shí)，我們會(huì)關(guān)注眼圖、時(shí)序、阻抗、插入損耗、回波損耗、串?dāng)_等等因素。但隨著信號(hào)速率的不斷提高和傳輸方式的多樣化，信號(hào)完整性分析的指標(biāo)也變得更加多樣化。在原來的基礎(chǔ)上我們還需要考慮ICN、ICR、COM、ILD、BER等等指標(biāo)。這無疑給信號(hào)完整性工程師增加了很大的工作量。

在高速數(shù)字電路設(shè)計(jì)中，硬件工程師通常會(huì)將設(shè)計(jì)交給信號(hào)完整性工程師進(jìn)行分析，他們通過詳盡復(fù)雜的分析來發(fā)現(xiàn)潛在問題和隱患。盡管現(xiàn)如今的信號(hào)完整性分析工具功能強(qiáng)大且高效，能夠節(jié)省大量時(shí)間，但整個(gè)信號(hào)完整性仿真過程仍然是相當(dāng)耗時(shí)的。

此外，信號(hào)完整性工程師在公司中的數(shù)量通常比硬件工程師少得多，這導(dǎo)致信號(hào)完整性分析成為整個(gè)設(shè)計(jì)流程的一個(gè)瓶頸。

為了突破性能驗(yàn)證的瓶頸，是德科技在今年初推出了EP-Scan（Electrical Performance Scan）電氣性能掃描軟件，它為我們提供了一種快速檢測(cè)電氣性能的方法，讓硬件工程師們能夠及時(shí)發(fā)現(xiàn)初級(jí)的SI問題，避免后期可能出現(xiàn)的麻煩。有了它，硬件工程師只需簡(jiǎn)單的操作，就能進(jìn)行快速掃描，查看信號(hào)的電氣特性，找出潛在的信號(hào)完整性問題。

當(dāng)然，對(duì)于更復(fù)雜的信號(hào)完整性分析，依然需要SI工程師們的專業(yè)知識(shí)和技能，通過深入的分析和仿真來解決。

接下來，讓我們一起來了解如何通過簡(jiǎn)單的三個(gè)步驟解決信號(hào)完整性分析中的瓶頸問題。

第一步，加載設(shè)計(jì)和設(shè)置。

使用EP-Scan，我們可以輕松加載PCB Layout設(shè)計(jì)或?qū)隣DB++文件。然后，我們選擇特定的網(wǎng)絡(luò)進(jìn)行分析，更棒的是，我們還能為這個(gè)網(wǎng)絡(luò)設(shè)定測(cè)試計(jì)劃，并選擇相應(yīng)的電器規(guī)范（EP-Scan內(nèi)置了一些電器規(guī)范，如PCIE、USB、DDR等），然后根據(jù)相應(yīng)的電氣規(guī)范對(duì)阻抗、延時(shí)、插入損耗和回波損耗等指標(biāo)進(jìn)行分析。

第二步，進(jìn)行電氣性能掃描。

這個(gè)步驟非常簡(jiǎn)單，只需輕輕按下一個(gè)按鈕，就能一鍵運(yùn)行所有的測(cè)試計(jì)劃。此外，每當(dāng)我們對(duì)設(shè)計(jì)進(jìn)行修改時(shí)，我們可以再去自動(dòng)運(yùn)行EP-Scan里面事先設(shè)定好測(cè)試計(jì)劃，以便輕松檢查信號(hào)完整性問題。這樣，我們可以在修改后立即獲得反饋，確保設(shè)計(jì)的穩(wěn)定性和可靠性。

第三步，生成報(bào)告和存檔。

在完成信號(hào)完整性分析后，EP-Scan可以一鍵生成詳細(xì)的報(bào)告。這個(gè)功能極大地簡(jiǎn)化了結(jié)果的展示和存檔過程，避免了繁瑣的復(fù)制粘貼工作。我們可以輕松地分享分析結(jié)果給團(tuán)隊(duì)成員或管理層，并記錄下設(shè)計(jì)的進(jìn)展和改進(jìn)。這樣，我們能夠保持透明的溝通和高效的工作流程。

通過這三個(gè)簡(jiǎn)單的步驟，EP-Scan為硬件工程師提供了方便、高效的工具，簡(jiǎn)化了分析流程，節(jié)約時(shí)間和精力。它突破了性能驗(yàn)證瓶頸，讓您專注于設(shè)計(jì)的優(yōu)化和改進(jìn)，更快地將產(chǎn)品推向市場(chǎng)。

EP-Scan生成的測(cè)試報(bào)告

點(diǎn)擊查看

關(guān)于是德科技

是德科技（NYSE：KEYS）啟迪并賦能創(chuàng)新者，助力他們將改變世界的技術(shù)帶入生活。作為一家標(biāo)準(zhǔn)普爾 500 指數(shù)公司，我們提供先進(jìn)的設(shè)計(jì)、仿真和測(cè)試解決方案，旨在幫助工程師在整個(gè)產(chǎn)品生命周期中更快地完成開發(fā)和部署，同時(shí)控制好風(fēng)險(xiǎn)。我們的客戶遍及全球通信、工業(yè)自動(dòng)化、航空航天與國(guó)防、汽車、半導(dǎo)體和通用電子等市場(chǎng)。我們與客戶攜手，加速創(chuàng)新，創(chuàng)造一個(gè)安全互聯(lián)的世界。