作者：周亮，李廣軍

目前，無線傳感器網絡硬件平臺可以按節點控制器類型、節點無線通信類型、節點操作特性等多種方式進行分類。由于無線傳感器網絡主要關注的是檢測區域內某一范圍而不是某一個特定點的狀態信息，因此按照節點操作特性來進行分類的方法較為科學，它覆蓋了節點的具體實現形式。按照這種方法可以將無線傳感器網絡分為4類：特定傳感器平臺、通用傳感器平臺、高帶寬傳感器平臺和網關平臺。

特定傳感器平臺側重于節點的超低功耗和體積的微型化設計，但同時也決定了其處理能力和傳輸能力很有限。比如UC Berkeley的Spec［l］就是在2.5 mm×2.5 mm的硅片上集成了處理器、RAM、通信接口和傳感器的一種節點，它靠一個附帶的微型電池供電可以連續工作幾年，但在其原型版本中只有單向的通信鏈路；再如由DAR-PA/MTO MEMS program支持UC Berkeley研發的Smart Dust也是一種超微型的節點，其設計目標體積是1 mm3左右，由于使用光通信并采用主動和被動兩種工作模式，其功耗可以進一步降低。

通用傳感器平臺對體積要求有所放寬，側重于節點的可擴展性和測試需求，但同樣對節點功耗有較嚴格的要求，這類平臺也是目前在實驗研究和產品化中應用最多的。該類型中以UC Berkeley的Mica系列節點為主要代表，主要包括Rene、Mica、Mica2、Mica2dot、Mica-Z等不同版本。

高帶寬傳感器平臺的主要特點是處理能力強、存儲容量大、接口豐富，其射頻帶寬比前兩種更寬，甚至可以進行音視頻信號的傳遞。該類節點的典型代表是由Intel公司設計的Imote，它采用ARM7TDMI內核，可通過藍牙接口與PDA等設備連接，由于功能強大，相應的系統功耗也有所增加。

網關平臺是無線傳感器網絡中不可缺少的部分，通常它的處理能力和接口帶寬比其他幾類更高。它實現的是無線傳感器網絡與其他類型網絡之間，或者是不同無線傳感器網絡之間的數據交換，由通用接口使用協議轉換功能實現。

1 網絡架構與節點設計

1.1 網絡架構設計

系統網絡體系結構如圖1所示。多個終端節點node與匯集節點sink決定了檢測區域的范圍，各節點監測數據通過自組織的多跳路由網絡傳送至網關節點gate；然后通過串行通信接口傳送至網關計算機并接入Internet，遠程的監控終端可以通過Internet獲取監控范圍內的監測數據。

在該網絡中，網關接入設備和監控終端均可使用傳統的計算機實現，以下主要關注的是終端節點、匯集節點和網關節點。從數據處理強度來看，由于采用的是一種樹狀網絡，所以終端節點數據最少，僅需在特定的檢測時獲取數據并送出；匯集節點數據量稍大，需要接收多個終端節點的數據并經過初步處理后送至下一匯集節點或網關節點；網關節點的數據量最大，需要接收整個檢測區域內的數據并經過解析、融合、協議轉換等處理后再送入Internet。從能源需求來看，終端節點能耗最小，匯集節點次之，但這兩類節點通常都只能使用自帶的有限能源，一旦耗盡即停止工作；而網關節點雖然能耗大，但可以采用外部能源持續供給，在功耗上可以不作苛刻要求。因此，在全網中主要針對終端節點和匯集節點的能耗作嚴格要求并在多層次進行優化，以最大限度地延長全網的有效工作時間。

1.2節點設計

由于無線傳感器網絡是一種典型的自組織網絡，其拓撲結構會隨著節點的加入、退出或移動而改變，各節點在網絡中的功能也隨之動態變化，因此在監測區域中的節點都應具備充當終端節點或匯集節點的能力。終端節點和匯集節點可統稱為“普通節點”，其硬件結構如圖2所示。

在普通節點中設計并實現了一個8位RISC結構低功耗MCU作為系統控制核心，后面會進行詳細介紹；存儲器SST29VE020用作外部程序存儲器，容量為256 KB；A/D轉換器MAX152用于將外部傳感器經調理后的電壓信號轉換為數字信號；射頻收發模塊使用Chipcon公司支持ZigBee協議的CC2420［2］。網關節點與普通節點從結構上看是類似的，只是工作環境不同且功能需求有所增加，可由普通節點擴展實現。

2 8位RISC結構低功耗MCU設計

在現有的各類無線傳感器網絡節點硬件設計中都采用的是嵌入式領域廣泛應用的一些通用處理器單元，而沒有針對無線傳感器網絡應用開發專用的控制核心，因而節點設計中會受到體積、功耗、接口、資源等方面的限制，甚至在某些設計中還存在資源浪費的情況。這對節點的低功耗、微型化設計非常不利，因此在本設計中自行設計并實現了一種8位RISC結構低功耗MCU，作為節點控制核心。

2.1 MCU結構設計

MCU硬件結構如圖3所示。在該設計中MCU采用了與ELAN公司EM78系列MCU指令集兼容的形式，完成原型開發。CPU采用兩級流水，使用兩相時鐘控制完成預取指操作，在跳轉指令后自動加入一條空操作指令NOP完成對轉移類操作的控制。目前在同等總線時鐘頻率的情況下，該CPU的操作速度比EM78系列MCU快一倍。

MCU外部程序存儲器采用256K×8位結構，實際使用時由相鄰奇偶地址單元構成128K×16位形式，以滿足13位寬度指令集的需求。用于取指操作的寄存器R2（PC）為17位寬，其中高7位用作程序存儲器128個頁面的尋址；低10位用于頁內尋址；寄存器R5存儲當前工作頁面地址，由指令解碼器判定并操作向R2的傳遞。這種尋址方式有利于物理結構上同樣采用分頁形式的Flash存儲器的操作。

MCU中共有8個外部中斷源和5個內部中斷源。8個外部中斷源與端口PORT7復用引腳，并可以設定上升沿或下降沿觸發模式，以滿足不同外設接口的需要。5個內部中斷源分別來自TCC、COUNTER1、COUNTER2、UART和SPI模塊。TCC模塊可利用外部時鐘進行計時操作，為操作系統進行時間片的劃分提供基本硬件支持；COUNTER1和COUNTER2采用內部總線時鐘計數，除基本的計數和定時功能外，還可將其與外部中斷引腳配合實現輸入捕捉或輸出比較功能；UART和SPI模塊的中斷主要用于通信服務程序。

2.2 設計中的低功耗考慮

由于無線傳感器網絡的應用特點決定其設計必須圍繞低功耗進行，因此作為節點控制核心的MCU的低功耗設計也相當重要。在設計中從系統層次和邏輯層次的三個方面進行低功耗考慮：工作電壓、時鐘控制和電路規模。工作電壓主要與芯片制造工藝相關，目前選用3.3 V工作電壓以O.18μm CMOS工藝設計，由于制造工藝環節不在我們的可控范圍內，故在此不作更多討論。

在時鐘控制方面主要使用了門控時鐘、兩相時鐘流水和休眠喚醒機制。門控時鐘主要采用使能信號控制各獨立模塊和電路的時鐘信號來源，以靈活地開啟和關閉各觸發器的翻轉來達到降低功耗的目的。兩相時鐘流水主要用于提高CPU的順序取指執行速度，采用這種方式可以在同等總線時鐘和同樣工作負荷的情況下縮短CPU的工作時間，從系統層次來看減小了CPU的工作占空比，從而降低功耗。休眠喚醒機制的基本原理是關閉系統中暫時不使用的部分甚至是CPU的核心模塊，以降低系統總體的能源消耗。在該MCU中設計了全速工作模式working和兩種低功耗休眠模式sleep1、sleep2，如圖4所示。這兩種休眠模式下都會關閉系統主時鐘，但其喚醒方式和程序運行模式有所不同。

通過執行SLEP指令即可將MCU切換至sLeep1模式。在進入該模式前需要啟用看門狗電路以使看門狗復位或外部復位信號恢復工作狀態；恢復working模式后系統重啟并重新開始執行程序，以前的信息將會丟失。這種方式適合于系統長時間休眠且喚醒后系統重新工作的情況。要進入sleep2模式只需將寄存器RA中的SLPC位置位。該模式與sleep1的主要區別是可以使用中斷信號喚醒CPU并且繼續執行休眠前的程序，不會丟失任何信息。這種方式在無線傳感器網絡中大量使用，因為MCU工作的時間遠遠小于節點信息采集和系統組網等操作的時間間隔，所以在操作系統中即可充分利用這種模式以降低MCU的工作占空比。

在電路規模方面采用了RISC架構設計，該CPU共支持58條精簡指令，每條指令固定為13位長度，有效減小了CPU核的規模和存儲體系規模。位于MCU中的其他接口功能模塊采用了獨立IP的組成形式，可以根據需求很方便地進行功能裁減，以達到對嵌入式環境的最佳適應。

3 平臺的實現

3.1 節點的實現

在該設計中已使用FPGA平臺對自行設計的MCU進行了驗證，并采用O.18μm CMOS工藝進行了后端設計、仿真并投片，達到了設計要求。目前的設計中MCU共占用了3 mm×3 mm的硅片面積，但實際的邏輯及存儲部分僅占1/3左右，主要原因是保留了較多暫時未用的引腳及測試引腳，增加了設計周長。在原型版本的節點中A/D轉換模塊采用了商用芯片MAX152，同時還設計了與之兼容的A/D電路并與MCU一同投片，將在后期版本中進行混合信號設計從而實現系統集成。

3.2 網絡構造實現

在該無線傳感器網絡節點平臺上成功移植了TinyOS嵌入式操作系統，實現了對環境溫度的采集處理、射頻模塊的操作以及多跳自組織網絡的構造，并通過網關節點匯集監測區域信息數據，利用IPv6網絡傳遞至監控終端，實現了無線傳感器網絡的基本功能。

4 小 結

本設計采用了典型的無線傳感器網絡節點架構，開發出屬于通用傳感器平臺類型的原型版本，使用自行設計的低功耗MCU實現了系統集成和微型化。

審核編輯：湯梓紅