前言：本文章為FPGA問答系列，我們會定期整理FPGA交流群（包括其他FPGA博主的群）里面有價值的問題，并匯總成文章，如果問題多的話就每周整理一期，如果問題少就每兩周整理一期，一方面是希望能幫到不經常看群消息的小伙伴，另一方面也算是我們的技術積累。
Q：Vivado Schematic中的實線和虛線有什么區別？
A：以下圖為例：下面的schematic種，有實線也有虛線
image-20230604161927147
但當我們把整個to_bcd_i0都展開并定位到該FDRE時，顯示如下：
image-20230604162110521
可以看到，顯示都是實線。
如果在schematic中觀察這兩個圖的差別，就很容易看出，顯示虛線是因為這個net還連到了其他地方，但并沒有在當前的schematic中顯示出來，而實線則表示該net并未連接到其他地方，該schematic已經顯示出了這個net的全部連接。
Q：Vivado Schematic可以直接定位到source code嗎？
A：在查時序報告時，很多工程師都希望能直接定位到源碼處，此時我們可以打開時序違例處的schematic中的cell，然后右鍵，就可以直接跳轉了。
image-20230604162730223
審核編輯：湯梓紅
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1638文章
21867瀏覽量
610469 -
時序
+關注
關注
5文章
392瀏覽量
37642 -
Schematic
+關注
關注
1文章
14瀏覽量
11415 -
Vivado
+關注
關注
19文章
820瀏覽量
67708
原文標題：FPGA問答系列--Vivado Schematic中的實線和虛線有什么區別？
文章出處：【微信號：傅里葉的貓，微信公眾號：傅里葉的貓】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
ADS1298 RDATAC Opcode時，START到底是低還是高？
您好，1298的datasheet看到這有點糊涂了。
1、RDATAC Opcode時，START到底是低還是高？ 從時序圖上看實線是高、虛線是低，請問實線虛線
發表于 02-14 07:48
JAVA編程實例:虛線與實線
JAVA編程實例:虛線與實線 import java.awt.*;import javax.swing.*;public class LineDemo extends JFrame
發表于 12-06 12:36
self-cheack testcase與testbench有什么區別嗎？
小白入門求教
書中的self-cheack testcase與testbench有什么區別么？
或者說這兩個之間有聯系么？
實際問題：我自己寫出來一個NICE的協處理器擴展，在vivado
發表于 08-12 06:59
PCB中plane和layer有什么區別?
在設計PCBLayout的時候，根據項目需要，要設計多層PCB，這時候需要添加“層”，以Altium Designer為例，所要添加的層有“Plane”和“Player”之分。那Plane和Player有什么區別呢？
發表于 11-13 15:29
?1.6w次閱讀
時序圖中的實線和虛線分別表示什么意思
message。虛線代表控制返回，一般可以省略。需要強調控制轉移地時候畫出。序列圖中的消息可分為基礎消息、自調用消息、回送消息。其中回送消息（也就是返回）是用虛線的，其余都是實線。
發表于 11-20 09:37
?13.4w次閱讀
Vivado HLS和Vitis HLS 兩者之間有什么區別
Vivado HLS 2020.1將是Vivado HLS的最后一個版本，取而代之的是VitisHLS。那么兩者之間有什么區別呢？ Default User Control Setti
工商網監
評論