外接電容越大?晶振起振越慢?
首先說明的是:但凡需要外接電容的晶振均為無源晶振。另外,注意區(qū)分外接電容C1和C2(接地電容,對地電容)并不等同于晶振負載電容(CL)。C1和C2是電路板和包括IC和晶振在內(nèi)的組件的總電容值。
一般情況下,增大無源晶振的外接電容將會使晶振振蕩頻率下降,即偏負向。舉例,若無源晶振12MHz的外接電容為18PF,實際輸出頻率為12.002876MHz。更改外接電容為27PF之后,該晶振的實際輸出頻率會有所降低,如:11.9998923 MHz。
晶振的外接電容越大,晶振的振蕩越穩(wěn)定,但是會增加起振時間,即晶振起振慢,其原理是外接電容會存儲更多電荷,即降低電流強度,從而降低電路提供給晶振起振的激勵功率。
當無源晶振的輸出波形出現(xiàn)削峰、畸變時,這一般是由于電流過驅(qū)動(over drive)導致,可以嘗試通過串聯(lián)一顆電阻解決,電阻值一般在幾十kΩ~幾百kΩ。如果要穩(wěn)定波形,則可嘗試并聯(lián)一顆1M反饋電阻。
審核編輯:劉清
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
原文標題:外接電容大小與晶振起振快慢關系
文章出處:【微信號:晶科鑫,微信公眾號:晶科鑫】歡迎添加關注!文章轉載請注明出處。
相關推薦
如果晶振的外接電容值選擇不當,可能會對電路產(chǎn)生以下影響 :
1.頻率穩(wěn)定性: 電容值過小可能導致頻率穩(wěn)定性下降,容易受到外界因素的干擾。電容
發(fā)表于 03-04 11:33
的估算值為3pF到5pF。3. 計算實際外接電容:從CL值中減去雜散電容Cs。將結果乘以2,因為晶振通常需要兩個外接電容,它們是并聯(lián)的。示例
發(fā)表于 08-09 15:40
晶振旁外接電容的選擇現(xiàn)階段的淺顯認識,參考了很多別人的文章。以后如果有新的認識后會繼續(xù)補充。 負載電容是指晶
發(fā)表于 11-24 07:17
不用外接電容復位和外接晶振的單片機和外接復位和晶振的
發(fā)表于 03-24 11:13
在設計MCU,會遇到晶振不工作,這個文檔的內(nèi)容解釋MCU如何選型,以及怎樣外接電容。使晶振更好的工作,希望這個文檔內(nèi)容可以幫助大家解決現(xiàn)有難
發(fā)表于 07-10 08:00
?10次下載
晶振旁外接電容的選擇現(xiàn)階段的淺顯認識,參考了很多別人的文章。以后如果有新的認識后會繼續(xù)補充。 負載電容是指晶
發(fā)表于 11-16 16:36
?3次下載
經(jīng)常遇到有人把晶振的負載電容與外接電容混淆,甚至還有人誤以為這是指同樣的參數(shù)。這里需要特別指出的是:若你這樣想,就大錯特錯了。
發(fā)表于 06-15 17:19
?3914次閱讀
經(jīng)常遇到有人把晶振的負載電容與外接電容混淆,甚至還有人誤以為這是指同樣的參數(shù)。這里需要特別指出的是:若你這樣想,就大錯特錯了。
發(fā)表于 05-25 12:18
?2884次閱讀
在無源晶振應用方案中,兩個外接電容能夠微調(diào)晶振產(chǎn)生的時鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶
發(fā)表于 07-20 09:22
?1767次閱讀
在無源晶振應用方案中,兩個外接電容能夠微調(diào)晶振產(chǎn)生的時鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶
發(fā)表于 10-15 11:28
?629次閱讀
在無源晶振應用方案中,兩個外接電容能夠微調(diào)晶振產(chǎn)生的時鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶
發(fā)表于 10-22 15:59
?2041次閱讀
在無源晶振應用方案中,兩個外接電容能夠微調(diào)晶振產(chǎn)生的時鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶
發(fā)表于 11-02 09:46
?345次閱讀
晶振的負載電容與外接電容的區(qū)別與關系
發(fā)表于 12-05 16:18
?6430次閱讀
晶振起振時間測試原理、測試方法 晶振起振時間是指晶
發(fā)表于 12-18 14:09
?2413次閱讀
上電瞬間無源探頭對晶振起振的影響是一個在電子設計中常見且重要的問題。下面將詳細介紹這個問題,并探討無源探頭可能對晶振起
發(fā)表于 07-23 10:41
?288次閱讀
評論