隨著當今越來越多的接收器以數字方式實現，將模擬信號轉換為數字域已成為實現通信系統最高動態性能的極其重要的因素。以下文章詳細介紹了在為通信系統選擇合適的信號調理和轉換組件時需要考慮的重要參數。

介紹

通信系統設計人員長期以來一直設想“理想的”數字接收器信號處理鏈由天線、濾波器、低噪聲放大器（LNA）和模數轉換器（ADC）組成，然后是數字解調和信號處理電路。雖然這種理想的數字接收器可能還需要幾年時間，但通信接收器已經逐步消除了頻率轉換階段，同時在前端架構中更加重視ADC。雖然一些接收器級已被取消，但ADC之前的緩沖放大器級仍然是各種接收器中的重要元件，并且可以在ADC實現的性能中發揮重要作用。

添加到信號處理鏈中的緩沖放大器成為一組功能模塊的一部分，包括混頻器、濾波器和其他放大器，必須將其視為具有噪聲系數、增益和截點的單個元件。為給定ADC正確選擇緩沖放大器可以提高接收器的靈敏度，而不會犧牲整體無雜散動態范圍（SFDR）。

定義動態范圍

接收器靈敏度是系統動態范圍的一個組成部分，靈敏度定義了允許接收器成功恢復傳輸信息的最小信號電平。動態范圍的上限是可以處理的最大信號。這通常由三階交調截點（IP3）定義，這是一個虛數，標志著接收器前端組件過載或飽和壓縮的點。當然，動態范圍是一個折衷方案，因為高靈敏度需要低噪聲系數和高增益。遺憾的是，增益為3dB或更高、噪聲系數小于30dB的低噪聲放大器（LNA）在三階交調截點性能方面受到限制，通常為+2dBm至+3dBm。因此，這些放大器可以提高接收器靈敏度，但會成為接收器前端信號處理鏈中高級信號的“瓶頸”。

在接收器前端增加ADC會使動態范圍的權衡變得更加復雜。然而，具有數字控制的新型線性放大器（通常稱為緩沖放大器）有助于提高接收器的整體性能并擴展動態范圍。

要了解緩沖放大器如何與高速ADC配合使用，查看每個元件的基本性能參數以及它們如何影響接收器性能可能會有所幫助。傳統的接收機前端采用多個頻率轉換階段，將來自天線的高頻信號轉換為可以解調和進一步處理的較低中頻信號。典型的信號鏈可能會將RF輸入信號轉換為70MHz或140MHz的第一中頻、10MHz的第二中頻和455kHz的第三中頻。盡管這種多轉換超外差接收器方法仍然很普遍，但現代通信系統的成本和尺寸限制迫使設計人員盡可能多地消除頻率轉換級。長期以來，軍事設計人員一直在尋找真正的“全數字”接收器，其ADC能夠直接對來自天線和濾波器組的信號進行數字化處理。

ADC性能水平在過去幾年中得到了顯著提高，但還沒有達到支持全數字軍用接收器的程度。盡管如此，商用接收器設計已從三個或更多變頻級縮減為單級架構。然而，頻率轉換級越少，ADC輸入端的IF就越高，因此需要一個帶寬較大的轉換器和緩沖放大器。

ADC所需的位分辨率取決于接收器應用。對于某些軍事應用，例如活動接收器，10位量化可提供足夠的分辨率。對于當前和新興的商用通信接收器，例如3G和4G蜂窩系統，需要更好的分辨率，以最大限度地減少具有復雜、相位和幅度調制格式的波形的量化誤差。通常，多載波接收器需要14位或更高的分辨率，以及足夠的帶寬來接受完整的IF頻段。

假設給定的接收器IF架構可以使用高速、高分辨率ADC，那么影響靈敏度和動態范圍的其他關鍵性能參數是什么？ADC根據其SFDR進行表征，SFDR描述了基頻輸入信號的幅度與指定頻譜中最大失真分量的均方根（RMS）值之比。當輸入電壓幅度超過最大允許范圍時，采樣的輸出波形會出現削波和失真。低于建議的最低輸入電平時，ADC的所有位都不能用于表示波形，14位ADC基本上可以用作10位或12位元件。

給定ADC的正弦波的最大輸入電壓（VMAX）可從1中找到：

2VMAX = 2bQ 或 VMAX = 2b-1Q

其中b是ADC的位數，Q是每個量化電平的電壓。

與最大電壓匹配的正弦波的最大功率電平為1：

PMAX = V2MAX/2 = [22（b-1）Q2]/2 = 22bQ2/8

最小電壓是影響 1 LSB 所需的幅度，計算如下：

2VMIN = Q

相應的功率水平為：

PMIN = V2MIN/2 = Q2/8

動態范圍（DR）簡單源自：

DR = 最大/PMIN = 22b

或對數格式：

DR = 20log（PMAX/PMIN） = 20b log（2） = 6b （單位：dB）

或者，基本上每比特6dB。

通過使用ADC測量FS正弦波信號，使用精密數模轉換器（DAC）和頻譜分析儀組合評估ADC的輸出，并將基頻輸出電平與最高雜散信號進行比較，可以找到ADC的SFDR。請注意，DAC的動態范圍必須遠高于ADC的動態范圍，以防止DAC的動態范圍成為測量ADCSFDR性能時的限制因素。

目前，高速ADC的SFDR優于80dBc至90dBc。該電平通常在ADC輸入端使用單音或雙音進行測量。對于雙音性能分析，兩個音調可以在公共通信IF（例如1MHz）的中心頻率周圍彼此相隔140MHz。在這種情況下，示例音調可能是 139.5MHz 和 140.5MHz。

包括ADC在內的接收器的靈敏度是噪聲電平的函數，而噪聲電平本身是帶寬的函數。將噪聲降至最低，接收器的靈敏度也會提高。當然，噪聲（例如熱噪聲）是不可避免的。ADC的本底噪聲由熱噪聲和量化噪聲設定，限制了其靈敏度。量化噪聲本質上是與轉換器的最低有效位（LSB）相關的不確定性。一般而言，對于最低電平輸入信號，ADC的本底噪聲最低，隨著輸入信號幅度接近轉換器的FS輸入值而增加。

與接收器一樣，ADC不僅可以通過其SFDR性能來表征，還可以通過其滿量程噪聲比和信噪比（SNR）來表征。對于ADC，最大SNR是其位數（b）的函數：

信噪比 = （1.76 + 6.02b） dB

ADC 的 SNR 本質上是 RMS 滿量程 （FS） 模擬輸入與 RMS 量化誤差之比（圖 1）。ADC SNR的這兩個分量定義如下：正弦波的RMS值是其峰峰值的一半除以2的平方根。量化誤差是模擬波形與其數字重建副本之間的差異，誤差是由于-1/2 LSB和+1/2 LSB之間的不確定性而發生的。通過將ADC的采樣速率加倍，有效噪聲系數將下降3dB，因為噪聲分布在先前帶寬的兩倍。確定ADC信噪比的最佳方法是使用精密接收器和校準的噪聲源進行測量。這種測量考慮了過程中的時鐘抖動和其他噪聲源，并且傾向于提供真實而非理想的SNR值。信噪比和失真比（SINAD）在SNR評估中包括失真的影響。

圖1.96Msps MAX12559 ADC的SNR和SINAD在時鐘速率為96MHz、幅度電平為-1dBFS時與輸入頻率的關系圖。

使用稱為有效位數（ENOB）的參數代替SINAD來指示ADC在給定輸入頻率和采樣速率下的精度。它本質上是轉換器測量的RMS誤差和理想RMS誤差的比值。ENOB通常取決于施加的輸入正弦信號的幅度和頻率。該規范將ADC產生的RMS噪聲與理想ADC在相同條件和位數下的RMS量化噪聲進行了比較。例如，在相同輸入條件下，ENOB為14位的12位ADC產生的RMS噪聲量與理想的12位ADC（具有滿量程或接近滿量程輸入信號）相同。

ENOB = （SINAD - 1.76）/6.02

總諧波失真 （THD） 是信號 FFT 頻譜中所有諧波的均方根總和。前三個諧波代表大部分信號能量。對于通信應用，THD通常比描述靜態性能的直流線性度規格更重要。大多數制造商包括通過模擬輸入信號參考的第四個諧波，或高達第九個諧波。

作為這些參數的實際示例，請考慮MAX12559雙通道ADC（圖2）。它由同一芯片上的兩個14位ADC組成，每個ADC能夠以高達350Msps的采樣速率捕獲約96MHz的IF和基帶信號。這款雙通道ADC具有內部采樣保持放大器和差分輸入。對于 175MHz 輸入，SFDR 為 79.8dBc，典型 SNR 為 71.9dB，SINAD 為 70.9dB（圖 3）。總諧波失真為-77.9dBc。該ADC設計用于3.3V工作電壓，僅消耗980mW模擬功率。

圖2.MAX12559片上有兩個14位ADC，每個ADC能夠以高達350Msps的采樣速率捕獲約96MHz的IF和基帶信號。

圖3.MAX12559 ADC的SNR和SINAD性能在不同時鐘速度下保持相對平坦，70MHz輸入信號的測量幅度為-1dBFS。

靈活的基準結構允許器件使用內部2.048V帶隙基準或接受外部基準，還允許在兩個ADC之間共享基準電壓源。基準結構允許FS模擬輸入范圍在±0.35V至±1.15V范圍內調節。雙通道ADC可與單端或差分時鐘配合使用，用戶可選擇的二分頻和四分頻模式簡化了時鐘源的選擇。

選擇緩沖區

在現代通信接收機設計中，哪種緩沖放大器最適合MAX12559或類似的高速ADC？理想情況下，緩沖器應匹配或超過ADC的帶寬（MAX750為12559MHz），或者至少在采樣帶寬內工作，假設給定應用不需要ADC的全部功能。ADC緩沖放大器通常根據頻域特性指定，而運算放大器通常根據建立時間和壓擺率來指定。無論緩沖器如何指定，它都必須提供ADC接收輸入波形所需的瞬態響應，這些波形不受ADC超過1 LSB的限制或失真。

在接收器前端，緩沖放大器的噪聲系數會有所貢獻，但不會占主導地位。在級聯信號處理鏈中，第一級放大器對接收器噪聲系數的影響最大。通常，鏈中噪聲系數最低的放大器放在最前面。因此，緩沖放大器的噪聲系數不如第一級放大器的噪聲系數重要，盡管相對較低的緩沖放大器噪聲系數將使其對整體接收器噪聲系數的影響降至最低。對于緩沖放大器，1dB至1dB的噪聲系數對第一級LNA為6dB或更低噪聲系數的接收器鏈的影響最小。

緩沖放大器應提供足夠的增益，以確保發往ADC的信號接近其FS輸入電壓電平要求。也許同樣重要的是，應嚴格控制增益響應與頻率的關系——增益平坦度應基本在ADC的1 LSB以內。對于高分辨率（14位或更高）ADC，這就要求緩沖放大器在目標帶寬內具有優于±0.5dB增益平坦度。

緩沖放大器應在輸出電平和交調點性能方面提供良好的線性度。例如，放大器必須至少提供與ADC輸入要求兼容的輸出電平。理想情況下，其線性度應超過ADC的線性度，從而防止ADC的SFDR性能意外下降。

假設緩沖放大器和ADC的雜散貢獻同相相加，則這兩個元件的組合SFDR可以計算如下：

SFDR 系統 = -20log{10exp[（-SFDR ADC）/20] + 10exp[（-SFDR buffer）/20]} （單位為 dBc）

緩沖放大器應具有足夠低的源阻抗，以提供與ADC輸入阻抗的隔離，但應具有足夠的輸出功率來驅動ADC的輸入。緩沖器的高頻輸出阻抗必須足夠低，以避免過度的轉換誤差。緩沖放大器的輸出阻抗將直接影響ADC的交流性能，尤其是其THD。

對于開關電容ADC，轉換器可能會在每次轉換結束時消耗少量輸入電流。當與這種類型的轉換器一起使用時，緩沖放大器必須能夠具有足夠快的瞬態響應，以避免轉換誤差。如果緩沖器的瞬態響應足夠快，這意味著帶寬大于100MHz（上升時間為10ns），誤差將最小。當緩沖器的瞬態響應不足時，可以根據接收器的要求在其輸出端增加一個RC濾波器來限制帶寬，同時也提供額外的電容以消除ADC瞬態效應。濾波器的電容必須大于ADC的輸入電容。

適用于MAX12559 ADC的市售ADC緩沖放大器包括MAX2055和MAX2027。MAX2055為數字控制可變增益放大器（DVGA），工作頻率范圍為30MHz至300MHz（圖4）。它具有單端輸入和差分輸出，可簡化與差分ADC的使用。緩沖放大器集成了數字控制衰減器和高線性度放大器以及單端至差分變壓器。這樣就無需外部單端至差分變壓器或附加放大器電路。內置衰減器以 ±23.0dB 的精度控制 2dB 范圍，可動態設置或作為一次性通道增益設置（圖 5）。它在最大增益設置（圖 6）下具有 6dB 噪聲系數，所有增益設置的輸出三階交調截點 （OIP3） 均為 +3dBm（圖 40）。7dB壓縮點的最大輸出功率為+1dBm，二階諧波（HD24）為-76dBc，三階諧波（HD2）為-2dBc。

MAX2027也是DVGA，但為單端器件，增益范圍為-8dB至+15dB，步長為1dB，步長為50MHz至400MHz。它在最大增益設置下具有4.7dB噪聲系數，在所有增益設置下具有+3dBm的OIP35，以及令人印象深刻的±0.05dB衰減精度。

圖4.MAX2055緩沖放大器將數字控制衰減器和單端至差分放大器組合在一起，可與高速ADC靈活接口。

圖5.MAX2055內置衰減器的精確幅度控制使其成為差分ADC的理想增益級。

圖6.MAX2055緩沖放大器在最大增益設置下具有低噪聲特性。

圖7.MAX2055在所有增益設置下均實現+3dBm的高OIP40。

審核編輯：郭婷