基于UPF的低功耗數字后端設計技術是芯片設計中非常重要的一環，現在越來越多的公司和崗位對此有要求。如果想從事相關領域的工作，掌握基于UPF的低功耗數字后端設計技術是非常有必要的！

本次，E課網特推出全新的《基于UPF的低功耗數字后端設計實訓課》，課程采用基于礦機的后端項目，項目實踐從前端的RTL代碼，經過邏輯綜合，布局布線和靜態時序分析，幫助大家掌握基于UPF的低功耗后端實現技術，完成進階之路！快快報名參加吧~

一、項目介紹

工藝介紹：28nm工藝；RTL代碼示例：

UPF代碼示例：

DC：sdc代碼示例：

PR：

PT PX功耗峰值分析：

二、低功耗簡介

現如今，手機電腦等電子設備已經成為了大家日常生活中的必需品，而我們最關心的，除了性能之外，可能就是它們的續航了。因為電子設備如果功耗過大，就會產生更多的熱量，設備過熱便會影響器件工作，手機電腦會因此卡頓。因此，低功耗設計就顯得至關重要。CMOS電路中功耗分為靜態功耗和動態功耗，動態功耗是由內部功耗和開關功耗組成的。其中動態功耗的分析依賴于前端VCS功能仿真提供的包含Switching Activity信息的FSDB波形文件或者SAIF文件。

在數字芯片設計中，低功耗方法學是一項非常重要的學習內容，可以利用UPF對power domain進行系統性的管理，從而提高芯片的續航能力。

芯片設計中主流的低功耗技術

數字后端中多電壓域

帶UPF的低功耗設計流程中包括了前端VCS-NLP功能仿真，后端VC LP靜態驗證，以及在DC綜合和ICC2布局布線中低功耗單元的插入，例如level shifter，isolation cell，retention cell和power switch等。Signoff階段的Formality邏輯等價性檢查以及PTPX功耗分析等。

三、UPF簡介

UPF（Unified Power Format）是通用的電源格式，是一組TCL語言的集合，用來描述芯片設計中的低功耗意圖。UPF可以描述芯片工作的“電特性”，包括工作電壓、電壓的開關、低功耗cell插入的策略和芯片的power state等，UPF可以應用在設計、分析、驗證和實現流程中。低功耗設計流程中加入UPF可以保證功耗意圖在IC設計中的一致性，使低功耗意圖在仿真、綜合、一致性檢查和設計驗證環節更容易實現。

UPF歷史

UPF的運用貫穿低功耗設計的始終，包括仿真驗證、邏輯綜合、物理實現、等價性驗證和最終簽核的過程。綜合階段會讀入RTL文件和初始UPF文件，產生門級網表及綜合后的UPF文件，該UPF文件不僅包括初始UPF信息，并且還包括了在綜合過程中插入的低功耗單元。物理實現階段是讀入綜合產生的網表和UPF，執行布局布線后，生成包含整個電源信息的網表和布局布線的UPF，該UPF包含初始UPF信息，并且還包括了插入的低功耗單元之間的電源連接關系。

審核編輯 ：李倩