最近在編寫完FPGA邏輯,成功生成.bin文件后,發現將數據流文件燒寫到Flash時間過長,突然想起可以通過Vivado軟件進行設置,提高燒寫速度。操作如下:
(1)布局布線完成后,點擊Open Implementation。
(2)點擊Tool-----> Edit Device Properties...
(3)General ----->Enable Bitstream Compression ----->TRUE,選擇壓縮數據流,提高下載速度。
(4)Configuration -------> Configuration Rate(MHz),可以選擇較大的CCLK時鐘值。(如果配置I/O PCB布線不佳,較大的時鐘可能會導致FLASH燒寫失敗,此時需要降低CCLK時鐘)
點擊OK,并點擊“保存”菜單,保存當前配置。
打開.xdc約束文件,我們可以看到新增以下內容:
完成以上操作,重新生成bit文件及bin文件即可實現加快FLASH燒寫速度。
審核編輯:湯梓紅
-
FPGA
+關注
關注
1629文章
21744瀏覽量
603601 -
FlaSh
+關注
關注
10文章
1635瀏覽量
148078 -
Xilinx
+關注
關注
71文章
2167瀏覽量
121492 -
文件
+關注
關注
1文章
566瀏覽量
24757 -
Vivado
+關注
關注
19文章
812瀏覽量
66578
原文標題:提高Xilinx FPGA Flash下載速度
文章出處:【微信號:FPGA技術實戰,微信公眾號:FPGA技術實戰】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論