介紹

對(duì)于需要高動(dòng)態(tài)范圍的應(yīng)用，通常使用Σ-Δ轉(zhuǎn)換器。這些應(yīng)用主要在化學(xué)分析、醫(yī)療保健和體重管理領(lǐng)域。但是，其中許多模塊無法快速轉(zhuǎn)換。圖1中的電路描述了一種將高動(dòng)態(tài)范圍與高轉(zhuǎn)換速率相結(jié)合的方法。

圖1.具有自動(dòng)增益調(diào)節(jié)功能的SAR轉(zhuǎn)換器。

圖1中的電路顯示了一個(gè)具有16.2 MSPS的5位SAR轉(zhuǎn)換器和一個(gè)上游可編程儀表放大器，該放大器將增益設(shè)置為1或100。通過在FPGA中進(jìn)行過采樣和數(shù)字信號(hào)處理，該電路實(shí)現(xiàn)了大于125 dB的動(dòng)態(tài)范圍，并且仍然非常安靜。高動(dòng)態(tài)范圍是通過AD8253的自動(dòng)切換和過采樣實(shí)現(xiàn)的，在過采樣中，信號(hào)的采樣速率遠(yuǎn)高于奈奎斯特頻率。根據(jù)經(jīng)驗(yàn)，采樣頻率加倍可將原始信號(hào)帶寬下的信噪比（SNR）提高約3 dB。在圖1所示電路中，F(xiàn)PGA中仍應(yīng)用數(shù)字濾波，以消除高于目標(biāo)信號(hào)帶寬的噪聲。原理如圖2所示。

為了實(shí)現(xiàn)最大動(dòng)態(tài)范圍，在輸入端使用儀表放大器將極低信號(hào)放大100倍。關(guān)于噪聲的一些注意事項(xiàng)如下：

對(duì)于>126 dB的動(dòng)態(tài)范圍要求，在1 V （3 V p-p）的輸入信號(hào)下，產(chǎn)生的最大噪聲電平為6 μV rms。AD7985是一款16位SAR轉(zhuǎn)換器，具有2.5 MSPS。如果以600 kSPS（11 mW的低功率損耗）和72倍的過采樣工作，則采樣速率約為8 kSPS，因此帶寬為4 kHz。在這些條件下，產(chǎn)生的噪聲密度（ND）最大為15.8 nV/√Hz。該值對(duì)于選擇正確的儀表放大器非常重要。ADC的SNR通常為89 dB，而72倍的過采樣可提供額外的18 dB，因此仍需要約20 dB才能達(dá)到126 dB的目標(biāo)，這是儀表放大器的任務(wù)。AD8253在增益為11時(shí)，其值為100 nV/√Hz。以下用作ADC驅(qū)動(dòng)器和電平調(diào)整的AD8021又增加了2.1 nV/√Hz的噪聲。

圖2.過采樣的增加消除了部分噪聲。

模擬信號(hào)鏈由基準(zhǔn)電壓源REF194和ADA4004-2作為基準(zhǔn)電壓緩沖器和用于產(chǎn)生失調(diào)電壓的驅(qū)動(dòng)器組成。

除了模擬路徑中的組件外，F(xiàn)PGA（或處理器）對(duì)電路性能也很重要。關(guān)鍵任務(wù)是將儀表放大器的增益從1切換到100。為此，對(duì)多個(gè)閾值進(jìn)行編程，以確保ADC不飽和。因此，AD8253在高達(dá)約100 mV的輸入電壓下以20的增益工作，導(dǎo)致ADC輸入端的最大增益為2.0 V。然后，F(xiàn)PGA將AD8253的增益無延遲地降低到1，以防止過驅(qū)（見圖3）。

圖3.增益開關(guān)示例。

該電路的變化可與其他ADC配合使用，例如AD7980（16位，1 MSPS）、AD7982（18位，1 MSPS）或AD7986（18位，2 MSPS）。 同樣，也可以使用增益為8253、1、10和100的AD1000，而不是增益為8251、1、2和4的儀表放大器，例如增益為8、<>、<>和<>的儀表放大器。基準(zhǔn)電壓選擇也可能發(fā)生變化。

審核編輯：郭婷