平面互補場效應晶體管替代金屬柵工藝流程從平面 CMOS 45nm/ 32nm 節點開始,Intel 公司率先成功使用替代金屬柵(Replacement - Metal - Gate, RMG) 工藝(又稱后柵工藝),實現了高K氧化鉿柵介質 ( 減小柵泄漏電流) 和金屬柵(較低柵電阻),如圖所示。
該工藝是指在形成層間介質層(ILD)后,插入工序以形成高k介質和金屬柵疊層,即在化學機械拋光(露出多晶硅柵疊層)后,刻蝕掉硬掩模(氮化硅/氧化硅),利用干法或濕法刻蝕清除多晶硅;然后形成高k介質(IL-ox/氧化鉿),接下來進行退火 一 沉積 TiN 覆蓋層 一 退火 一 沉積非晶硅覆蓋層 一 尖峰退火 一 濕法清除非晶硅 一 沉積 TaN(刻蝕阻擋層)和p型功函數層(p-WF, TiN) 一 掩模(開nFET) 一 刻蝕 P-WF (TiN) 一 光刻膠去除 一 沉積n型功函數層(TiAI) 一 柵金屬層填充(CVD 或濺射鈦,鋁或鎢)。其他工序與文章-1的相同。
審核編輯 :李倩
-
CMOS
+關注
關注
58文章
5724瀏覽量
235700 -
多晶硅
+關注
關注
3文章
241瀏覽量
29320 -
晶體管
+關注
關注
77文章
9706瀏覽量
138490 -
場效應晶體管
+關注
關注
6文章
364瀏覽量
19538 -
刻蝕
+關注
關注
2文章
190瀏覽量
13147
原文標題:CMOS工藝 - 2
文章出處:【微信號:Semi Connect,微信公眾號:Semi Connect】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論