為了滿足智能手機功能不斷增長的數據需求，現代數字移動通信系統的基礎設施架構必須不斷發展，以適應更寬的帶寬和更快的數據轉換。目前在數據轉換架構中用于實現更快數據速率的功能處理模塊是數字IF處理、DDC（數字下變頻器）和DUC（數字上變頻器）。這些數字功能可以在DSP和FPGA中實現，一些大公司也建立了自己的數字IF處理ASIC。ADI正在將越來越多的此類數字IF處理模塊集成到高速轉換器IC中，從而顯著減輕設計工作，并節省系統成本和功耗。本文探討了ADI中頻和RF轉換器中的集成DDC和DUC通道，并解釋了它們在實際應用中的工作原理。

高速轉換器是現代無線基站系統的關鍵功能之一。越來越多的此類轉換器集成了復雜的數字信號處理模塊，以簡化FPGA在系統設計中的工作。轉換器中的數字信號處理模塊為系統設計提供了寶貴的優勢，但許多工程師仍未廣泛了解這些優勢。本文有望清晰地介紹數據轉換器中的DDC和DUC功能，并使系統設計人員能夠充分利用ADI轉換器為收發器架構提供的優勢。請注意，本文將重點介紹ADC和DAC中的數字處理模塊，因此在某些描述中將發送器和接收器模塊組合在一起。如果引起混淆，請省略信號流方向。

在現代數字移動通信系統中，發射和接收路徑（包括下文描述中的觀察接收路徑）可以根據信號的特性分為三個主要級：RF級、模擬IF級和數字IF級。

圖1顯示了典型發射器和接收器的框圖。

圖1.發射器或接收器的典型框圖。

RF級處理RF信號，通常包括當前LTE標準中700 MHz至3.8 GHz的信號頻率范圍。

在混頻器、調制器或解調器（均為移頻級）之后，RF信號將轉移到直流附近的較低頻率，低于300 MHz。從數據轉換器到混頻器，過程模塊包括轉換器（ADC或DAC）、模擬濾波器和IF放大器。我們將該級稱為模擬IF級。

在轉換器之后，實際上，在轉換器的量化器部分之后，信號變為數字信號，與隨后的FPGA或ASIC一起，我們稱之為數字IF級。此階段中單個數字信號處理模塊的常用術語是用于 T 的 DUC（數字上變頻器）。x路徑和 R 的 DDC（數字下變頻器）x路徑。

一個例外是直接RF架構，其中數據轉換器直接對RF信號進行采樣，因此模擬IF級將被省略，信號鏈將僅由RF級和數字IF級組成。

典型的DDC模塊包括載波選擇、頻率下變頻器、濾波器和抽取器。這些功能塊按順序工作或可以分別旁路，最終根據以下FPGA或ASIC的要求以較低的采樣率生成直流復數信號或真實信號。

典型的 DUC 模塊包括插值、濾波器、上變頻器和載波合路器。DUC 將直接在直流、中頻或射頻上生成復雜信號，具體取決于系統架構設計。DUC 處理幾乎與 DDC 的處理相反。

為了提高靈活性，DDC 和 DUC 的多個階段通常分別級聯。獨立的DDC和DUC需要并行處理多個載波并將它們組合在一起，然后再輸出傳輸信號或將它們分離到接收信號中。

DDC

在 R 中x鏈，更高的采樣速率是避免信號混疊、輕松模擬濾波器設計以及提供更寬信號頻段所必需的。但另一方面，接口上的較低數據速率是首選，以節省FPGA/ASIC的功耗、成本和高速邏輯。轉換器的集成DDC將滿足以前的要求。

圖 2 顯示了典型 DDC 的框圖。

圖2.DDC 框圖。

NCO 和混音器

為了從干擾（阻塞器和其他載波）中選擇所需的載波，NCO的輸出頻率與輸入IF信號混合，以將所需的載波轉換為直流。這將降低后續濾波器和抽取器級的復雜性。

濾波和抽取

在NCO和混頻器級之后，低通濾波器用于拾取所需的載波并抑制其他不需要的信號。在濾波器之后，抽取器將數據速率降低兩倍，以降低數據速率。為了節省資源并為客戶提供靈活性，將半帶FIR濾波器和具有兩種功能的抽取器組合在一個模塊中;塊被復制并粘貼到級聯三到四個級別。系統設計人員可以根據應用程序選擇使用其中的部分或全部。其他數字的抽取也用于提高靈活性，特別是在RF ADC中。

公爵

在 Tx鏈，有與R相同的要求x鏈：需要高采樣速率以簡化濾波器設計，將信號直接置于高IF或RF上，并將鏡像推得很遠，但接口首選較低的數據速率。轉換器的集成 DUC 將滿足這些要求。

圖3顯示了典型DUC的框圖。

圖3.DUC 框圖。

插值和濾波

最簡單的數字插值算法稱為零填充，這意味著每隔一個樣本中插入零。采樣率加倍，但圖像也生成在 Fs– F如果在所得光譜中。因此，在插值器之后使用濾波臺是必要的，以根據應用去除圖像或原始載體。如果去掉原始載波，結果是插值和粗調制，Fs/2.

與DDC一樣，兩個插值和濾波器組合為一個塊。然后復制、粘貼和級聯三到四個級別，以提高靈活性。其他超過2的插值因子也用于提高靈活性，特別是在RF DAC中。

NCO 和混音器

與DDC中的該模塊非常相似，但在功能上相反，DUC中的以下NCO和混頻器級用于根據系統架構的要求將載波轉換為所需的IF或RF頻率。在ZIF架構中，可以繞過該模塊以保持載波處于直流狀態。

增益、相位、I/Q失調和反正弦

增益、相位調整、I/Q失調和反正弦模塊是許多IF/RF DAC的附件。

增益和相位調整，I/Q失調通常協同工作，獨立調諧輸出信號I/Q通道，補償不同類型的I/Q失配（由DAC、模擬濾波器和調制器引起），最終從模擬調制器獲得具有低LO泄漏和鏡像的完美復數信號。

反正弦濾波器補償由DAC引起的sinc滾降，這會影響平坦度和信號幅度，特別是在高中頻或DRF架構的寬帶應用中。

總結

在本文中，我們將簡要介紹集成在當前IF/RF轉換器中的典型DDC和DUC，它們是什么，為什么以及它們如何在信號鏈中工作。正確理解并正確利用它們將減輕FBGA/ASIC中的資源和代碼工作，并節省系統的功耗和成本。可以在以下參考中找到其他詳細信息和說明。

審核編輯：郭婷