前言

ESD設(shè)計(jì)在芯片的可靠性中尤為重要，而其中電源的ESD鉗位電路的設(shè)計(jì)對芯片的ESD表現(xiàn)的影響更為顯著。本文簡單介紹了電源的ESD鉗位電路是如何影響芯片的ESD工作，以及介紹一種常用的電源ESD鉗位電路。

電源ESD鉗位電路在pin-to-pin ESD時的作用

圖1 pin-to-pin ESD測試時的ESD電流通路 （一個pin加ESD電壓，另一個pin接地）

圖1給出了pin-to-pin ESD測試時的ESD電流泄放通路，在進(jìn)行該測試時，一個輸入引腳被施加一個正向ESD電壓，而其他的引腳中的一部分相對于該引腳接地，同時VDD和VSS浮空。輸入PAD的正向ESD電壓此時先通過輸入保護(hù)二極管Dn1泄放電荷到VSS上，之后通過輸出PAD上的NMOS泄放電荷到輸出接地引腳。然而，在Dn1發(fā)生擊穿以泄放ESD電流之前，ESD電流會通過正偏二極管Dp1流向浮空的VDD電源線，之后ESD電流會通過電源線流向IC的內(nèi)部電路并通過內(nèi)部電路泄放電荷到VSS，從而造成IC的損壞（如圖1中虛線所示）。

造成上述結(jié)果的主要原因是圖1中還沒有考慮電源線之間的ESD保護(hù)，一般在電源之間常采用柵極接地NMOS（gate-grounded NMOS，GGNMOS）作為ESD鉗位器件進(jìn)行ESD過壓保護(hù)，如圖2所示。

圖2 使用GGNMOS作為VDD與VSS之間的ESD鉗位器件后，pin-to-pin ESD測試時的ESD電流通路

如圖2所示電路，在進(jìn)行pin-to-pin或者VDD-to-VSS的ESD測試時，VDD和VSS之間的ESD電壓通過GGNMOS的snapback-breakdown現(xiàn)象被鉗位，ESD放電通過GGNMOS完成，從而對IC內(nèi)部進(jìn)行了保護(hù)。同時，需要保證GGNMOS具有足夠強(qiáng)的能力，足夠快的速度處理絕大部分的ESD放電電流以避免IC內(nèi)部電源線之間出現(xiàn)能夠發(fā)生損壞的泄放電流。

電源ESD鉗位電路設(shè)計(jì)

為了更高效地在內(nèi)部電路被損壞之前鉗位VDD和VSS之間ESD電壓，可以采用如圖3所示的ESD瞬態(tài)檢測電路負(fù)責(zé)打開VDD和VSS之前ESD鉗位NNMOS。ESD瞬態(tài)檢測電路用來檢測ESD的觸發(fā)從而控制ESD鉗位NMOS的柵壓，因此ESD鉗位NMOS通過柵極正電壓被導(dǎo)通而不是漏極的snapback-breakdown，ESD鉗位NMOS因此可以在內(nèi)部電路被ESD過壓損壞前被及時導(dǎo)通以對ESD電路進(jìn)行泄放。

圖3 使用ESD瞬態(tài)檢測電路后，pin-to-pin ESD測試時的ESD電流通路

在pin-to-pin ESD發(fā)生時，ESD電流從輸入pin流入浮空的VDD，浮空的VSS初始狀態(tài)通過輸出pin NMOS的寄生二極管Dn2和輸出接地pin來偏置至“地”，因此，ESD瞬態(tài)檢測電路被ESD電壓偏置從而導(dǎo)通ESD鉗位NMOS以提供VDD和VSS之前的短路路徑來泄放ESD電流，ESD電流因此可以有效地通過Dp1，ESD鉗位NMOS，Dn2這一路徑進(jìn)行泄放，如圖3中的虛線所示。（工作在正偏下的器件可以支持比反偏時更高的ESD電流）。但是，當(dāng)IC工作在正常供電的狀態(tài)時，ESD鉗位NMOS必須保持?jǐn)嚅_以避免VDD和VSS之前存在電流導(dǎo)致額外的功耗浪費(fèi)。

圖4 基于RC的ESD檢測電路組成的電源ESD鉗位電路

圖4為一個常用的基于RC的ESD檢測電路，該電路可在ESD電壓出現(xiàn)在VDD和VSS之間時工作，而在IC正常供電時關(guān)閉，而為了實(shí)現(xiàn)上述功能，RC的時間常數(shù)一般被設(shè)計(jì)在0.1-1us的范圍內(nèi)（比ESD上電慢，比正常上電快）。

初始狀態(tài)下，整個IC浮空且不供電，圖4中的節(jié)點(diǎn)Vx和VG具有和VSS相同大小的電壓。當(dāng)VDD上出現(xiàn)ESD過壓時，電容C將會被充電，Vx節(jié)點(diǎn)的電壓因此升高。ESD過壓觸發(fā)的時間一般在10ns左右，因?yàn)镽C電路的時間常數(shù)在us級別，因此Vx電壓的升高遠(yuǎn)慢于VDD電壓升高。由于Vx節(jié)點(diǎn)電壓升高的延遲，Mp在這段延遲時間內(nèi)導(dǎo)通并將ESD鉗位NMOS的柵電壓抬高，ESD鉗位NMOS因此被導(dǎo)通來泄放從VDD到VSS的ESD電流，VDD和VSS之間的電壓因此可以被鉗位在很低的電壓值，IC內(nèi)部電路也因此被保護(hù)。ESD鉗位NMOS導(dǎo)通的時間可以通過改變RC時間常數(shù)來進(jìn)行調(diào)整。

在電路正常上電時，VDD上電時間一般在ms級，對如此慢的上電時間，Vx可以保持及時跟隨VDD變化從而保證Mp斷開，而Mn保持導(dǎo)通，VG因此保持為0V，ESD鉗位NMOS因此可在VDD正常上電或者正常工作時保持關(guān)斷，不會有額外的電流損耗。

然后，實(shí)際的放電通路還和電源ESD鉗位電路與pin的距離有關(guān)，為了保證pin-to-pin ESD觸發(fā)時圖3所示的泄放通路總能在內(nèi)部電路被損壞之前形成并泄放ESD電流，在電路設(shè)計(jì)時應(yīng)該設(shè)計(jì)足夠短的電源ESD鉗位電路至pin之間的距離，或者是在pin之間插入足夠多的電源ESD鉗位電路。

總結(jié)

本文簡單介紹了電源的ESD鉗位電路是如何影響芯片的ESD，以及介紹一種常用的電源ESD鉗位電路，希望對讀者有所幫助，不足之處多多指正。