色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

啟用負時序檢查的步驟

sally100 ? 來源:數字ICer ? 作者:數字ICer ? 2022-10-19 09:46 ? 次閱讀

timing check

描述設計時序時,所有的時序檢查都有一個參考事件(reference event)和一個數據事件(data event),數據事件常常是數據信號,而參考事件常常是時鐘信號,它們通過一個布爾表達式相聯接,還包括一個可選的notifier寄存器選項,這個寄存器用來打印錯誤信息或者傳播X態。

檢查時序窗口的穩定性,包括:setup、hold、setuphold、recovery、removal和recrem。

$setuphold

$setuphold(reference_event, data_event, setup_limit,hold_limit, notifier, [timestamp_cond, timecheck_cond,delayed_reference_signal, delayed_data_signal]);

其中setup limit 和hold limit 的數值是從SDF 文件取出反標到網表上的。

$setup (data_event, reference_event, limit, notifier);

當reference_event time - limit < data_event time < reference_event time時,就會報告setup time violations。

$hold (reference_event, data_event, limit, notifier);

當reference_event time < data_event time < reference_event time + limit時,就會報告hold time violations。

$setuphold (reference_event, data_event, setup_limit, hold_limit, notifier);

setup和$hold 兩者的聯合。

例如:

setup (negedge d, posedge clk, 2, notifier); 和 $hold (posedge clk, negedge d, 1, notifier);

setup和hold都為正值:

如下面例子 setup limit 和 hold limit 都為正值:

$setuphold (posedge clock, data, 10, 11, notifyreg);

其中,data要在時鐘上升沿10ns保持穩定(假設時間單位是ns),在clk上升沿之后11ns內保持穩定;如果在時鐘clk上升沿到來之前,data小于10ns或時鐘clk上升沿到來之之后小于11ns,則為時序違例;

d3d4b4ce-4ef0-11ed-a3b6-dac502259ad0.png

Positive Setup and Hold Limits

上圖中,可見,

對于setup檢查Data Event 要早于 Clock Event;

對于hold 檢查Data Event 要晚于 Clock Event;

符合這種情況的時序,setup limit 和 hold limit 用正值來表示。

setup為負值,hold都為正值:

在討論這個問題之前需要弄明白,我們現在所說的setup hold timing check是針對std cell的,在實際的std cell中不僅僅有DFF還有一些buffer之類的cell。

d417c41c-4ef0-11ed-a3b6-dac502259ad0.png

一個典型的std cell的簡化結構如上圖所示,D1和D2表示兩個delay cell。而實際上我們要保證的是DFF的setup 和hold timing check是正值,由于D1和D2兩個cell的delay不同就導致了在對std cell做timing check時出現了負值的timing check。再次強調,這里的負值的timing check是針對std cell的并不是針對DFF的。

d42bef32-4ef0-11ed-a3b6-dac502259ad0.png

當標準單元內部clk上有較長的延遲時,對于setup檢查Data Event就可以晚一些來,如果晚于Clock Event(時刻為 0),用負值來表示。

$setuphold (posedge clock, data, -10, 31, notifyreg);

d461c710-4ef0-11ed-a3b6-dac502259ad0.png

Negative Setup Limit

setup為正值,hold都為負值:

d47634a2-4ef0-11ed-a3b6-dac502259ad0.png


當標準單元內部data上有較長的延遲時,對于hold檢查Data Event就需要早一些來,如果早于Clock Event(時刻為 0),用負值來表示。$setuphold (posedge clock, data, 31, -10, notifyreg);

d493825a-4ef0-11ed-a3b6-dac502259ad0.png

Negative Hold Limit

需要注意的是不論setup 或者hold出現負值,但setup和hold的和必須是正值。這是因為setup必然要發生在hold的前面。

$recrem

復位信號的恢復時間檢查:

$recovery (reference_event, data_event, limit, notifier);

當data_event time - limit < reference_event time < data_event time時,就會報告recovery time violations。

復位信號的移除時間檢查

$removal (reference_event, data_event, limit, notifier);

當data_event time < reference_event time < data_event time + limit時,就會報告removal time violations。

復位信號的恢復/移除時間檢查:

$recrem (reference_event, data_event, recovery_limit, removal_limit, notifier);

$recrem是$recovery和$removal兩者的聯合。

recovery (posedge clr, posedge clk, 2, notifier); 和 $removal (posedge clr, posedge clk, 3, notifier);

數據事件常常是時鐘信號,而參考事件常常是控制信號,比如清除信號或者置位信號,如下圖:

d4ac858e-4ef0-11ed-a3b6-dac502259ad0.png

啟用負時序檢查

當時序存在負值時,必須要用 recrem 來表示;而不能用單獨的 hold,removal;

同時使用負時序檢查,必須在編譯設計時包含+neg_tchk和-negdelay選項。如果省略此選項,VCS將將所有負限制更改為0。

如果在+neg_tchk選項中包含 +no_notifier選項,則表示notifer寄存器不進行翻轉,X態不會傳播,但是vcs還是會報告timing violation;

相反,如果在+neg_tchk選項中包含+no_tchk_msg選項,則vcs不報告timing violation。但VCS仍然會創建時鐘和數據信號的延遲,并在存在時序違例時翻轉notifer寄存器。

+notimingcheck 表示在vcs編譯過程中不進行 setuphold,recrem 等函數的編譯,vcs產生delayed_reference_signal 和delayed_reference_data但是不會去標記這些delay的值,從而不進行任何的timing檢查。





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5357

    瀏覽量

    120675
  • VCS
    VCS
    +關注

    關注

    0

    文章

    80

    瀏覽量

    9625
  • 時鐘信號
    +關注

    關注

    4

    文章

    449

    瀏覽量

    28590
  • dff
    dff
    +關注

    關注

    0

    文章

    26

    瀏覽量

    3424

原文標題:負時序檢查 Negative Timing Checks

文章出處:【微信號:數字ICer,微信公眾號:數字ICer】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    靜態時序的分析原理及詳細過程

    靜態時序分析是檢查IC系統時序是否滿足要求的主要手段。以往時序的驗證依賴于仿真,采用仿真的方法,覆蓋率跟所施加的激勵有關,有些時序違例會被忽
    的頭像 發表于 11-25 11:03 ?9991次閱讀
    靜態<b class='flag-5'>時序</b>的分析原理及詳細過程

    UltraFast設計方法時序收斂快捷參考指南

    《UltraFast 設計方法時序收斂快捷參考指南》提供了以下分步驟流程, 用于根據《UltraFast設計方法指南》( UG949 )中的建議快速完成時序收斂: 1初始設計檢查:在實
    的頭像 發表于 11-05 15:10 ?5030次閱讀
    UltraFast設計方法<b class='flag-5'>時序</b>收斂快捷參考指南

    什么是時序分析?教你掌握FPGA時序約束

    時序分析本質上就是一種時序檢查,目的是檢查設計中所有的D觸發器是否能夠正常工作,也就是檢查D觸發器的同步端口(數據輸入端口)的變化是否滿足建
    發表于 07-14 10:48 ?3446次閱讀
    什么是<b class='flag-5'>時序</b>分析?教你掌握FPGA<b class='flag-5'>時序</b>約束

    無法檢查啟用中斷

    我使用MSSP1作為SPI從機。在MCC-&GT;MSSP1-& GT寄存器中,我不能檢查應該啟用中斷的SSPI框,而不是BCI框。如果我進入中斷模塊,它將不允許我檢查CCP1和CCP2
    發表于 11-16 15:01

    時序約束的步驟分析

    FPGA中的時序問題是一個比較重要的問題,時序違例,尤其喜歡在資源利用率較高、時鐘頻率較高或者是位寬較寬的情況下出現。建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序
    的頭像 發表于 12-23 07:01 ?2163次閱讀
    <b class='flag-5'>時序</b>約束的<b class='flag-5'>步驟</b>分析

    正點原子FPGA靜態時序分析與時序約束教程

    靜態時序分析是檢查芯片時序特性的一種方法,可以用來檢查信號在芯片中的傳播是否符合時序約束的要求。相比于動態
    發表于 11-11 08:00 ?63次下載
    正點原子FPGA靜態<b class='flag-5'>時序</b>分析與<b class='flag-5'>時序</b>約束教程

    VIVADO中時序報告中WNS、WHS、TNS、THS有什么含義

    。 WNS 代表最差時序裕量 (Worst Negative Slack) TNS 代表總的時序裕量 (Total Negative Slack),也就是
    的頭像 發表于 10-21 14:32 ?2.4w次閱讀
    VIVADO中<b class='flag-5'>時序</b>報告中WNS、WHS、TNS、THS有什么含義

    FPGA設計之時序約束四大步驟

    本文章探討一下FPGA的時序約束步驟,本文章內容,來源于配置的明德揚時序約束專題課視頻。
    發表于 03-16 09:17 ?3596次閱讀
    FPGA設計之<b class='flag-5'>時序</b>約束四大<b class='flag-5'>步驟</b>

    FPGA設計之時序約束

    上一篇《FPGA時序約束分享01_約束四大步驟》一文中,介紹了時序約束的四大步驟
    發表于 03-18 10:29 ?1682次閱讀
    FPGA設計之<b class='flag-5'>時序</b>約束

    淺談FPGA的時序約束四大步驟

    很多讀者對于怎么進行約束,約束的步驟過程有哪些等,不是很清楚。明德揚根據以往項目的經驗,把時序約束的步驟,概括分成四大步
    的頭像 發表于 07-02 10:56 ?5573次閱讀
    淺談FPGA的<b class='flag-5'>時序</b>約束四大<b class='flag-5'>步驟</b>

    如何檢查時序窗口的穩定性

    描述設計時序時,所有的時序檢查都有一個參考事件(reference event)和一個數據事件(data event),數據事件常常是數據信號,而參考事件常常是時鐘信號,它們通過一個布爾表達式相聯接,還包括一個可選的notifi
    的頭像 發表于 10-19 09:47 ?4285次閱讀

    時序約束連載02~時序例外

    本文繼續講解時序約束的第四大步驟——時序例外
    的頭像 發表于 07-11 17:17 ?730次閱讀
    <b class='flag-5'>時序</b>約束連載02~<b class='flag-5'>時序</b>例外

    有源差分探頭的電壓限定和檢查步驟

    有源差分探頭的電壓限定和檢查步驟
    的頭像 發表于 08-15 15:40 ?691次閱讀
    有源差分探頭的電壓限定和<b class='flag-5'>檢查</b><b class='flag-5'>步驟</b>

    PLC時序圖的設計步驟

    電器硬件的工作中而引申出來的,借用它可以分析與確定相關的邏輯量間的時序關系。采用時序圖法設計 PLC 程序的一般步驟如下:
    的頭像 發表于 10-05 09:55 ?5188次閱讀

    電源時序器最簡單三個步驟是什么

    電源時序器是一種用于控制多個電源設備按特定順序開啟和關閉的設備。它可以廣泛應用于各種電子設備、舞臺音響、照明系統等領域。以下是電源時序器最簡單三個步驟的介紹: 連接電源時序器 在開始使
    的頭像 發表于 07-08 14:39 ?1369次閱讀
    主站蜘蛛池模板: 久久精品亚洲牛牛影视| 秋霞伦理电影在线看| 小小水蜜桃视频高清在线观看免费 | 亚洲午夜精品久久久久久抢| 久久人妻少妇嫩草AV無碼| bl肉yin荡受np各种play| 无码人妻少妇色欲AV一区二区| 饥渴的新婚女教师| a级男女性高爱潮高清试看| 性感尼姑风流寺| 嫩草影院在线观看精品视频| 国产精品久久久久久人妻香蕉| 野花高清影视免费观看| 千禧金瓶梅快播| 寂寞夜晚在线视频观看| 爱穿丝袜的麻麻3d漫画免费| 亚洲 欧美 国产 在线 日韩| 毛片手机在线看| 国产午夜婷婷精品无码A片 | 四虎国产精品永久一区高清| 久久AV国产麻豆HD真实| 扒开她的黑森林让我添动态图| 亚洲日韩国产成网站在线| 琪琪色原网20岁以下热热色原网站| 红豆视频免费资源观看| 阿v天堂2017在无码| 影音先锋xfplay影院av| 色欲国产麻豆一精品一AV一免费| 久久精品亚洲AV无码三区观看| 岛国大片在线观看完整版| 中文字幕偷乱免费视频在线| 外国三级片名| 人妻夜夜爽天天爽三区麻豆AV网站| 精品四虎国产在免费观看| 国产 日韩 欧美 综合 激情| 18禁黄久久久AAA片| 亚洲绝美精品一区二区| 石原莉奈rbd806中文字幕| 年轻的女职工在线观看| 久久不射网| 好爽胸大好深好多水|