本文展示了如何使用晶體管設計施密特觸發器，如何改進基本設計，以及為什么有時它可能是最好的方法。

主要是關于：

1、晶體管搭建的施密特觸發器

2、如何設計晶體管施密特觸發電路?

3、怎么改進晶體管施密特觸發電路

施密特觸發器有什么作用?

施密特觸發器是一個決策電路，用于將緩慢變化的模擬信號電壓轉換為2 種可能的二進制狀態之一，具體取決于模擬電壓是高于還是低于預設閾值。

不能用 CMOS 來設計施密特觸發器嗎?

CMOS器件

CMOS 器件可以用來設計施密特觸發器，但是不能選擇閾值電壓，只能在有限的電源電壓范圍內工作，例如：4HC14 在 +5v 下運行，閾值通常為 2.4v 和 1.8v。

或者你也可以使用比較器芯片，通過額外的分立電阻定義閾值。

74 CH14

如果你需要處理嘈雜或者失真的數字信號，可以使用 CMOS 器件。但如果你要求不尋常的電壓或者精確的閾值，就需要設計一個特殊的電路。

雙晶體管施密特觸發器及其工作原理

假設輸入電壓Vi接近于零。T1沒有基極電流，所以它處于關閉狀態。T2通過R1和RA汲取基極電流，因此它處于開啟狀態(根據設計，它處于飽和狀態 - 即其集電極-發射極電壓V CE接近于零)，因此Vo位于由下式形成的分壓器的中點R2 & RE，介于+V和地之間。

現在假設Vi開始增加。T1的發射極電壓由流入T2的電流保持固定，因此當Vi達到高于該值 0.6v(稱為VP)時，T1將吸收一些基極電流并開始導通。

當它這樣做時，T1開始使T2缺乏基極電流，因此T2開始關閉，因此其發射極電壓開始下降。但這會增加 T1的基極-發射極電壓，因此T1會更快地開啟。正反饋使電路進入T1開啟(并且設計為飽和)而T2關閉的狀態。Vo現在靠近+V。

最后，假設Vi開始回落到零。T1的發射極電壓現在由其自身的發射極電流控制。當Vi下降到高于該值約 0.6v 時(稱為VN)，T1將開始關閉。這允許T2再次開始開啟，將其自己的發射極電流添加到T1的，從而向上推動發射極電壓。這迫使T1更快地關閉，并且正反饋再次使電路快速進入其他狀態，T1關閉，T2開啟。

閾值和電流

我需要強調一個重要的設計約束。假設Vi從零開始緩慢上升，并達到T1開啟的閾值。該閾值 ( VP ) 由流經RE的T2的發射極電流設置。一旦Vi達到VP，T2就關閉，通過RE的電流現在通過T1。

假設該電流大于來自T2的電流。如果是這樣，T1的發射極電壓會在T1開啟時突然升高。但隨后T1會突然發現其基極電壓 ( Vi ) 現在小于其新的發射極電壓，并會立即關閉。但隨后它的發射極電壓會再次下降，因此它會再次開啟。換句話說，電路會振蕩。

因此，設計者必須確保T1中的電流(I1)小于T2中的電流(I2)，否則電路將無法工作!

并且由此得出，T2再次開啟的閾值(VN )必須低于VP。我想，這兩個閾值之間的差異被稱為電路的“滯后”，類似于變壓器鐵芯中發生的情況。

設計實例

設計一個電路來數字化這種嘈雜和失真的信號。提供+5v 和+24v 的電源軌。輸出信號必須與在 +5v 下運行的數字邏輯兼容。

如果可以調整輸入信號以適應 +5v 電壓軌，則可以使用基于 CMOS 邏輯(例如 HC14)的解決方案。也可以使用比較器，但這里顯而易見的方法是使用 +24v 電源軌的基于晶體管的設計。我會選擇幾個容易獲得的 30v npn 開關——它們和蘋果一樣常見。

警告。以下內容不適合那些堅持精確的人。設計不一定總是涉及困難的總和!

第一步是確定閾值VP。從波形上看，它可能應該在 12 或 13v 左右。

接下來，選擇將在T2中流動的電流。較低的值可以節省能源，但意味著集電極負載電阻的值較高，這可能會減慢開關邊沿。現在在T2中選擇 3 mA 。那么發射極電阻RE將為 [12v / 3mA] = 4k。使用 3.9kΩ。接下來，將R2計算為 [(24v - 12v) / 3mA] = 4k。此處也使用 3.9kΩ。

最后，選擇T1的集電極電流，從而選擇較低的閾值電壓VN。噪聲尖峰看起來很麻煩，因此將I1設置為 [9v / 3.9kΩ] = 2.3mA 時，將目標設置為 9 或 10v 左右是明智的——這將產生大約 4v 的滯后。那么R1是 [(24v - 9v) / 2.3mA] = 6.5k。使用 6.2kΩ。

R3限制T1的最大基極電流，可以安全地為 [2.3mA / 30] = 77μA(因為晶體管的電流增益不會低于 30)，因此R3為 [(24v - 9v) / 77μA] = 194k。使用 180kΩ。(我假設電路由零阻抗電壓源驅動。如果不是，則可以從R3中減去源阻抗。)

剩下RA & RB。RA用于在T1關閉時限制T2的基極電流，而RB確保不受溫度影響。這兩個電阻形成一個分壓器，它必須將T2的基極設置為(例如)12.6v，T1關閉，并吸收明顯高于T2基極電流的電流，該電流不能超過 [3mA / 30] = 100μA。

選擇通過RA和RB的泄放電流為500μA左右，使其遠大于T2的基極電流。

那么如果R1為零，RA和RB之和將為 [24v / 0.5mA] = 48kΩ，分壓器中點為 12.6v，[ RB / ( RA + RB )] = [12.6v / 24v] = 0.53，這意味著RB = 1.1 RA。這意味著RB是 [48k x 1.1/2.1] = 25k 并且RA是 [48k - 25k] = 23k。但是R1不是零，而是 6.2kΩ，因此RA的實際值為[23k - 6k] = 17k。因此，將值四舍五入，因為更多的電流無關緊要，并選擇RA = 15kΩ 和RB = 22kΩ。

那里。完成的。現在構建一個并嘗試一下。好吧，無論如何，模擬它。它按預期工作，在 12v 和 8v 下切換。

設計實例的最終電路

該電路的輸出從大約 13v 擺動到 24v，而規范說輸出電平應該是 0v 和 5v。我需要添加一個由 +5v 電源軌供電的電平轉換晶體管來糾正這個問題。最簡單的解決方案是添加一個 pnp 逆變器。

并且在 15kΩ 電阻器 R6(即RA)上包括一個電容器(4.7 或 10nF)，使電路開關更快、更干凈——輸出邊沿的上升和下降時間約為 500 納秒。

最終電路如下所示。我最終得到了 3 個晶體管和 9 個電阻器(和一個電容器)。這 13 個組件將占用令人不舒服的 PCB 面積，而且組裝成本也可能會讓人大吃一驚。應該有更好的解決方案。

使用三個晶體管的替代方法

最初的 2 晶體管電路實際上只是具有正反饋的長尾對。像這樣畫出來，并從第三個 (pnp) 晶體管T3獲取反饋，就得到了這里所示的電路。它的工作原理與之前的電路類似，只是現在更有效地利用了 pnp 晶體管的增益。

它還使用更少的電阻器 - 其中一個僅用于將輸出擺幅限制在所需的 5v。

和之前一樣，當輸入電壓Vi接近于零時，T1沒有基極電流，所以它處于關閉狀態。T2開啟(使RC短路)，T3也是如此。輸出Vo為高電平。

隨著Vi上升，遲早它會達到足以讓T1開始開啟的值。這必須在T1的基極電壓略高于T2時發生。RA和RB形成一個分壓器，定義T2的基極電壓，這兩個電阻定義了上限閾值VP。

當T1打開時，它會關閉T2和T3。輸出Vo下降到接近零(假設RC足夠大)。

現在假設Vi開始下降。當 T1 的基極電壓降至剛好低于T2時， T1將再次關閉。該電壓由分壓器RC - RA - RB固定，并且可以設置在零(如果RC =∞)和VP之間的任何位置。該電路的一大優點是VP和VN都由分壓器定義，因為它們將在基于比較器的解決方案中。

一個更簡單的選擇

最初的設計解決方案過于復雜(13 個組件)，因為它分兩個階段解決了問題——首先制造施密特觸發器，然后安裝電平轉換器。

將這兩個階段合二為一并不比用 pnp 類型替換 npn 晶體管更復雜。該解決方案僅使用 9 個組件。

該電路(幾乎)與原始電路完全相同，只是交換了 +24v 和接地。你甚至可以說，把皺眉倒過來!如果你是那些一直堅持微笑的惱人的人之一。

原電路中+13v 和+24v 的輸出電平現在變為+11v 和0v。規范要求 +5v 和 0v，所以我只需要大約一半的可用輸出擺幅，我可以通過為R2A和R2B選擇合適的值來獲得。

一個更簡單的選擇

如果你已經讀到這里，你現在知道電路是如何工作的，如何設計一個，以及如何調整它。但是您可能仍然想知道，如果有的話，您何時會選擇這種方法。

這不是一個容易的問題。答案取決于您設計的系統類型。如果輸入信號相對較大，并且您決定VP和VN必須相距很遠(例如，為了抑制干擾噪聲)，并且系統已經包含分立元件，則基于晶體管的解決方案可能是答案。如果不是，那么首先嘗試一個簡單的解決方案可能是值得的，只要看看它在實踐中的效果如何。設計示例問題可能可以通過此處顯示的非常簡單的電路來解決(盡管實際上，我對此表示懷疑)。