前言

復雜的設計和競爭的壓力促使著電子開發者尋找新的具有競爭力的解決辦法。其中一個重要的方面是把云計算的能力用于 EDA （電子設計自動化）工具，從而顯著地增加了生產率。經過十余年的發展，芯和電子系統設計仿真“云平臺”已經成功地應用云計算技術，幫助不同的芯片、封裝、系統用戶應對各種場景的仿真挑戰。

市場概況由于近十年來的一系列革新，IC設計的規模、復雜性和種類不斷增加。同時，激烈的競爭壓力也促使企業將所有的資金投入到最大程度，并把所有優秀的工程師都投入到生產中去。IT與CAD團隊在有限的場地和條件下，不論企業的規模和資源如何，都很難滿足工程師團隊對仿真的要求。

一個解決工程效率受限的辦法是把更多的工程師和工具集中在最重要的項目上，但是這樣做會加劇計算能力上的不足。如果更多的工程師在同一規模的基礎設施上運行更多的工具，那么將會造成更多的計算資源爭奪，最后會降低工程效率。即便是在確認了基礎架構存在問題的情況下，也沒有幾家公司有足夠的資源來升級和開發其硬件環境，以應對日益增長的計算資源需求。即便是擁有大量資源的企業，也無法在短時間內得到新的硬件來滿足市場的需求。

為了解決仿真計算資源的不足，行業內推崇的新解決方案是利用具備云計算能力的仿真工具。

芯片、封裝、系統大規模仿真挑戰

1. On-chip電磁仿真

以光芯片為例，當前主流的光芯片接口速率為單通道56Gbps，業界最先進的可達到112Gbps，相信隨著工藝的進步和終端用戶對數據吞吐的進一步需求，速率會更高。從無源參數提取的角度，這是個寬頻的應用，最高的頻率已經達到毫米波。在如此復雜的電磁環境下，寄生參數的特性具有頻變的特性，同時為了滿足仿真精度必須要包含空間的電磁耦合。這些需求給電磁仿真器提出了更高的要求。

更重要的是光芯片集成度越來越高，都在往SOC的方向去實現。根據我們實際項目的經驗，四通道光芯片版圖的尺寸為1至2平方毫米，隨著通道數增多，則版圖尺寸會進一步的增大。除了必要的電感和互聯外，版圖還包括了大量的高密度電容結構，這些結構將仿真的規模提高了一個數量級。在端口方面，普通版圖的電磁仿真通常需要50個左右的端口，而光芯片需要應對的端口數量翻了幾倍，最高甚至可以達到500個，求解未知量達幾百萬。這使得設計者在有限的硬件資源下很難快速得到精確的仿真數據。

圖1. 片上版圖示例

2. 2.5D/3D 先進封裝仿真

近年來，隨著HPC、大數據、云計算、物聯網、3D顯示、網絡交換等信息技術的發展，仿真對計算機性能的要求越來越高，比如高帶寬，低延遲通信。

為了實現更高的帶寬，DRAM的每個I/O引腳數據速率逐年都在增加。但由于DRAM晶體管技術的限制和高靜態功耗，DRAM的每I/O引腳的數據速率不可能提高到10Gb/s以上。因此，需要一種新的解決方案來實現terabyte/s帶寬的計算模塊。

高密度片外存儲器，如高帶寬存儲器（HBM）是最有前途的解決方案之一，它可以由4層DRAM組成，1024個硅通孔（TSV）I/O和底部的基本邏輯芯片組成。

另外，CPU的封裝從早期的QPF、FCBGA到現在的先進封裝，有了更多的變化。對于CPU芯片來說，隨著工藝的發展，工程師大量利用硅載板或者TSV結構設計封裝，如何能夠準確高效的處理好多個信號之間的串擾問題，也是設計的重要一環。

以鯤鵬920為例，三顆裸芯組成的64核芯片，其中兩顆為計算DIE，每顆含32個TSv110核，由4個核組成一個簇，8個簇掛在一個環狀總線上，32MB的L3作為一個節點也掛在環上，同樣的存控也作為一個節點掛在環上。三顆裸芯之間由 chip間總線實現互連。復雜的工藝以及眾多的信號線需要一個強大計算能力的仿真工具，完成對信號和串擾的評估。

圖2. 先進封裝硅載板的“冰山一角”

3. Die-Interposer-Package聯合仿真

隨著摩爾定律逐漸接近物理極限，升級工藝技術所帶來持續的產品PPA收益日漸受到挑戰，從而驅使系統設計人員尋找異構集成技術。通過異構集成來實現3DIC和Chiplet的方案，為系統級功能集成和封裝成本優化提供了額外機會，并開始在HPC、數據中心和高端路由器等領域廣泛采用。但是，異構集成對設計人員提出了更高的技術挑戰：大量高速SerDes和Memory互連線需要強大的全波三維電磁仿真引擎進行快速分析。傳統RC提取工具無法滿足精度要求，主流電磁仿真引擎工具又無法解決芯片納米級別到封裝厘米級別的跨尺度仿真問題以及異構集成超大規模問題。

如Chiplets包括多個芯片、硅通道、硅中介層、封裝介質，芯片中的導體和硅通道之間的相互作用對電磁場求解器提出來更高的要求，它必須能夠做超大規模的全波一體化分析。隨著三維系統集成中I/O數目的增加，必須要考慮高密度集成在一起的TSV內部、TSV與有源電路之間以及TSV與TSV之間的串擾。高密度也使噪聲耦合加劇。

圖3. 先進封裝架構圖

在超大規模一體化分析中，不可避免的問題是如何有效的分析不同尺度的結構，芯片-芯片或芯片-硅中介層的互聯在10微米量級，芯片-封裝的互聯在100微米量級，而封裝-母板之間在幾百微米或毫米量級，這就對一體化的電磁場仿真提出來更多的計算能力要求。

芯片電子系統設計仿真“云平臺”解決方案

圖4. Xpeedic EDA 云平臺架構

芯和電子系統設計仿真“云平臺”解決方案集成核心差異化的電磁場仿真技術與軟件、本地集群仿真技術、MPI仿真技術、云計算技術和分布式集群管理技術，使芯片、封裝、系統設計大規模電磁仿真EDA的資源管理和資源統一調度使用成為了可能，通過使用優秀的管理系統和管理策略，達到資源統一分配和管理，不僅增加了各計算中的資源利用率，降低了計算中心的維護和部署成本，同時發揮芯和仿真軟件的Intelligent Mesh智能mesh、Scalable EM Solver多尺度電磁引擎、Parallel Computing并行計算能力，為電子系統設計中的芯片，封裝，PCB，系統進行大規模復雜電磁場仿真提供了可能。

芯和電子系統設計仿真“云平臺”解決方案主要具有以下特點：

1.核心競爭力-差異化的電磁場仿真工具

圖5. 核心技術

集成自主產權的多種尖端電磁場和電路仿真求解技術，提供從數字、模擬、射頻領域，覆蓋IC、封裝到系統的仿真EDA解決方案：

芯片設計仿真產品線：為晶圓廠提供了精準的PDK設計解決方案， 為芯片設計公司提供了片上高頻寄生參數提取與建模的解決方案；

先進封裝設計仿真產品線：為傳統型封裝和先進封裝提供了高速高頻電磁場仿真的解決方案；

高速系統設計仿真產品線：為PCB板、組件、系統的互連結構提供了快速建模與無源參數抽取的仿真平臺，解決了高速高頻系統中的信號、電源完整性問題。

該平臺提供了MOM和FEM兩種電磁仿真求解器技術。首創革命性的電磁場仿真平臺，突破了傳統矩量法只能做電小尺寸如片上和封裝的局限，解決了電小電大尺寸要不同技術的問題，用一個算法既能做芯片仿真，又能做PCB板級仿真，有效地提升電子產品的設計效率，縮短產品上市周期。

2.云計算

該平臺集成了先進的多核多機分布式并行計算技術，能夠最大程度地利用用戶的硬件計算資源。同時該技術也很好地匹配了云計算平臺，能利用云端的計算資源，幫助客戶最大化地提升仿真效率。目前芯和已在亞馬遜AWS和微軟Azure云上建立了EDA仿真平臺。 具備以下特點：1，云的彈性為計算資源的可變需求提供了完美的適應；

圖6. 彈性伸縮

2，基于云的 EDA 環境通過適應計算資源的按需使用模型來確保優化的業務敏捷性；

圖7. 按需計算

3，更低的IT總支出

內部HPC：前期資本支出高，剛性

基于云的HPC：隨用隨付，靈活，需要資源的時候增加，不需要的時候減少

圖8. IT維護靈活

總結芯和電子系統設計仿真“云平臺”解決方案集成了差異化的電磁場仿真技術與軟件、本地集群仿真技術、MPI仿真技術、云計算技術和分布式集群管理技術，使芯片、封裝、系統設計大規模電磁仿真EDA的資源管理和資源統一調度成為可能。“云平臺”通過使用優秀的管理系統和管理策略，達到資源統一分配和管理，不僅增加了各計算中的資源利用率，降低了計算中心的維護和部署成本，同時發揮芯和仿真軟件的智能mesh、多尺度電磁引擎、并行計算能力，加速電子系統設計中的大規模電磁場仿真。