過去幾年,芯片制程向著微型化持續推進,5nm乃至3nm的工藝制程層出不窮,逐漸逼近物理極限。同時,行業也普遍面對來自成本、風險、單片縮放的限制以及產品上市時間縮短,迭代壓力增加等重重挑戰,行業普遍認為先進封裝會成為下一階段半導體發展的重要方向,那么面向未來等先進封裝之爭,企業該如何掌握優于競爭對手的高效設計密碼呢?
快30%
Xpedition Package Designer(xPD)是西門子 EDA面向先進封裝和2.5異構裝配的物理設計和驗證解決方案,xPD在一個平臺中,為復雜的封裝和中介層技術提供強大的支持。xPD擁有創新的驗證、設計自動化、優化和良率改善技術,可確保設計符合效能、可靠性及制造要求。
xPD解決方案,針對包括嵌入式橋在內的,有源和無源嵌入式器件提供全面支持。
xPD解決方案具有Xpedition獲得專利的自動交互式草圖布線技術。
xPD的集成式3D環境,支持在2D和3D視圖中實時查看編輯操作,無需使用特殊插件或單獨的查看器。
為滿足時間和性能的規范要求,需要專門調整走線,以達到匹配長度或時序預算。xPD提供了適用于高速調整的自動規劃和交互功能,在調整圖形的交互式編輯過程中,會自動更新陰影線填充和區域填充。
根據可用空間,經常需要在不同區域使用不同尺寸的過孔。xPD支持根據定義的走線區域,自動調整過孔大小的規則。當走線在走線區域之間過渡時,過孔會根據每個區域定義的規則動態變化,
除了針對約束執行標準動態設計規則檢查之外,xPD還包括一個強大的幾何引擎。能夠檢查復雜的工藝規則。
xPD還包括使用準靜態場解算器,執行部分和完整封裝寄生參數提取,以及生成IBIS封裝模型的功能。設置和啟動操作均在xPD環境中完成,簡化了非分析專家的操作流程。
依照 IC 晶圓代工廠的方法和技巧,眾多新興領先的 HDAP 流程均要求金屬區域的 GDSII 及類 IC 制造約束條件,以控制良率、處理Degassing hole和改善設計質量。當需要對設計進行驗證和signoff時,xPD可與驗證/signoff流程的黃金標準calibre實現獨特集成。確保快速準確且高效地進行GDSII 光罩 Signoff。
想要了解更多xPD解決方案?xPD專題頁面重磅上線。在這里您可以隨時查閱xPD解決方案相關產品資料、白皮書、應用解決方案,或與專家直聯。西門子EDA將強勢助力,在未來高密度先進封裝之爭中脫穎而出,加快產品上市時間,實現降本增效,制勝未來!
審核編輯 :李倩
-
封裝
+關注
關注
127文章
7948瀏覽量
143118 -
西門子
+關注
關注
94文章
3052瀏覽量
116085 -
eda
+關注
關注
71文章
2769瀏覽量
173450
原文標題:設計加快30%,西門子EDA助力高密度先進封裝領域制勝未來
文章出處:【微信號:gh_a47ef5dbc902,微信公眾號:西門子PCB及IC封裝設計】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論