關于RISC和CISC處理器的區別，大多數人會認為是一些特性、指令，或者是晶體管數量的差異。但實際上兩者之間的差別不能簡單地一概而論。

少量指令并不意味著RISC

首先，我們需要摒棄一些非常明顯的誤解。因為RISC的意思是簡化指令集計算機（Reduced Instruction Set Computer），所以很多人認為RISC處理器只是一個沒有多少指令的CPU。如果是這樣的話，那么6502處理器將是有史以來最RISCy的處理器之一，它只有56條指令。甚至英特爾8086也可以算作RISC處理器，因為它只有81條指令。即使是后來的Intel 80286也只有大約100條指令。

像AVR這樣簡單的8位RISC處理器有78條指令。如果您看看最早的32位RISC處理器之一，比如PowerPC 601(1993年發布)，它有273個指令。

MIPS32指令集來源于伯克利的原始RISC處理器，它也有200多條指令。

我們可以將其與CISC 32位處理器(如80386)進行比較，后者只有略多于170條指令。差不多時間亮相的MIPS R2000處理器在大約有92條指令。

也就是說，類似x86指令集、奔騰指令集、6502指令集、MIPS R2000指令集一開始都具有很少指令集，但它們都不是RISC處理器。

少數晶體管并不意味著RISC

所以讓我們得出結論，我們不能根據晶體管或指令數量區分RISC或CISC芯片。但是問題仍然存在，到底是什么是RISC微處理器或CISC微處理器?

RISC和CISC是不同的晶體管預算理念

• 使用晶體管增加更多的緩存

• 更多的CPU寄存器

• 更好的管道

• 更好的分支預測

• 超標量體系結構的體系結構

• 添加更多的指令解碼器

• 亂序執行

• Macro-operation融合

• 壓縮指令

因此，設計一個好的RISC指令集(ISA)的一個關鍵目標是使設計不妨礙未來的微架構優化。

CISC設計理念的問題

這應該會給你一些關于RISC和CISC區別的線索。

一個RISC處理器設計的優先級

RISC的理念導致了不斷出現的特殊設計選擇，這讓我們能夠討論在比較RISC和CISC處理器時所觀察到的更具體的差異。讓我們看看這些。

現代RISC和CISC處理器的特點

; 68k Assembly code
MOVE.B 4, 12 ; mem[4] → mem[12]
MOVE.B (A1), (A2) ; mem[A1] → mem[A2]

在RISC處理器中的算術邏輯單元(ALU)只能從寄存器而不是內存中獲取輸入。

加載/存儲體系結構

; 68k assembly
ADD.L D3, 4(A2) ; D3 + mem[4 + A2] → mem[4 + A2]

# RISC-V assembly
LW x4, 4(x2) # x4 ← mem[x2+4]
ADD x3, x4, x3 # x3 ← x4 + x3
SW x3, 4(x2) # x3 → mem[x2+4]

; 68k assembly
ADD.L 400, D4 ; mem[400] + D4 → D4

但即使是這樣一個看似簡單的操作也需要多個RISC指令。

# RISC-V assembly
LW x2, 400(x0) # x3 ← mem[x0 + 400]
ADD x4, x4, x3 # x4 ← x4 + x3

在很多RISC設計中，x0寄存器總是0，這意味著即使你只對絕對內存地址感興趣，你也可以始終使用偏移加基寄存器的形式。雖然這些偏移量看起來與您在68k上所做的非常相似，但它們的限制要大得多，因為您總是需要適合一個32位字。使用68k，可以給ADD.L一個完整的32位地址。你不能用RISC-V LW和SW。獲得完整的32位地址是相當麻煩的。假設您希望從32位地址:0x00042012加載數據，則必須分別加載上面的20位和下面的12位，以形成一個32位地址。

# RISC-V assembly
LUI x3, 0x42 # x3[31:12] ← 0x42 put in upper 20-bits
ADDI x3, x3, 0x12 # x3 ← x3 + x3 + 0x12
LW x4, 0(x3) # x4 ← mem[x3+0]

實際上這可以簡化為：LUI x3, 0x42 LW x4, 0x12(x3)

# RISC-V assembly with pseudo instructions
LI x3, 0x00042012 # Expands to a LUI and ADDI
LW x4, 0(x3)

總而言之：雖然加載/存儲體系結構使編寫匯編代碼變得更麻煩，但它允許我們保持每個指令為32位長。這意味著創建一個可以并行解碼多個指令的超標標量微體系結構需要更少的晶體管來實現。流水線化每條指令變得更容易，因為它們中的大多數可以適合經典的5步RISC流水線。

RISC處理器有很多寄存器

// C code
int data[4] = {4, 8, 1, 2, -1};
int *src = data;
while (*xs > 0)
*dst++ = *src++;

; 68k assembly
MOVE.L (A0)+,(A1)+ ; mem[A1++] → mem[A2++]

復雜性的RISC/CISC視角

最終在1993/1994年出現了速度更快的CISC處理器，如68060和Pentium。但與此同時出現了MIPS R8000，它是一種可以并行解碼4條指令的超標量結構。奔騰處理器每個時鐘周期只能解碼2條指令。

所以我們可以看到RISC的設計者們是如何喜歡花哨的微架構而不是花哨的指令的。

Arm vs RISC-V設計理念

RISC-V的目標是成為一個更廣泛的架構，用于從鍵盤到人工智能加速器、從gGPU到專門的超級計算機的任何東西。RISC-V意味著靈活性，您添加的指令越復雜，您施加的復雜性就越小，從而減少了為特定用例定制芯片的自由。