PCI總線使用INTA#、INTB#、INTC#和INTD#信號向處理器發出中斷請求。這些中斷請求信號為低電平有效，并與處理器的中斷控制器連接。在PCI體系結構中，這些中斷信號屬于邊帶信號(Sideband Signals)，PCI總線規范并沒有明確規定在一個處理器系統中如何使用這些信號，因為這些信號對于PCI總線是可選信號。PCI設備還可以使用MSI機制向處理器提交中斷請求，而不使用這組中斷信號。有關MSI機制的詳細說明見第8章。

1.1 中斷信號與中斷控制器的連接關系

不同的處理器使用的中斷控制器不同，如x86處理器使用APIC(Advanced Programmable Interrupt Controller)中斷控制器，而PowerPC處理器使用MPIC(Multiprocessor Interrupt Controller)中斷控制器。這些中斷控制器都提供了一些外部中斷請求引腳IRQ_PINx#。外部設備，包括PCI設備可以使用這些引腳向處理器提交中斷請求。

但是PCI總線規范沒有規定PCI設備的INTx信號如何與中斷控制器的IRQ_PINx#信號相連，這為系統軟件的設計帶來了一定的困難，為此系統軟件使用中斷路由表存放PCI設備的INTx信號與中斷控制器的連接關系。在x86處理器系統中，BIOS可以提供這個中斷路由表，而在PowerPC處理器中Firmware也可以提供這個中斷路由表。

在一些簡單的嵌入式處理器系統中，Firmware并沒有提供中斷路由表，此時系統軟件開發者需要事先了解PCI設備的INTx信號與中斷控制器的連接關系。此時外部設備與中斷控制器的連接關系由硬件設計人員指定。

我們假設在一個處理器系統中，共有3個PCI插槽(分別為PCI插槽A、B和C)，這些PCI插槽與中斷控制器的IRQ_PINx引腳(分別為IRQW#、IRQX#、IRQY#和IRQZ#)可以按照圖15所示的拓撲結構進行連接。

采用圖15所示的拓撲結構時，PCI插槽A、B、C的INTA#、INTB#和INTC#信號將分散連接到中斷控制器的IRQW#、IRQX#和IRQY#信號，而所有INTD#信號將共享一個IRQZ#信號。采用這種連接方式時，整個處理器系統使用的中斷請求信號，其負載較為均衡。而且這種連接方式保證了每一個插槽的INTA#信號都與一根獨立的IRQx#信號對應，從而提高了PCI插槽中斷請求的效率。

在一個處理器系統中，多數PCI設備僅使用INTA#信號，很少使用INTB#和INTC#信號，而INTD#信號更是極少使用。在PCI總線中，PCI設備配置空間的Interrupt Pin寄存器記錄該設備究竟使用哪個INTx信號，該寄存器的詳細介紹見第2.3.2節。

1.2 中斷信號與PCI總線的連接關系

在PCI總線中，INTx信號屬于邊帶信號。所謂邊帶信號是指這些信號在PCI總線中是可選信號，而且只能在一個處理器系統的內部使用，并不能離開這個處理器環境。PCI橋也不會處理這些邊帶信號。這給PCI設備將中斷請求發向處理器帶來了一些困難，特別是給掛接在PCI橋之下的PCI設備進行中斷請求帶來了一些麻煩。

在一些嵌入式處理器系統中，這個問題較易解決。因為嵌入式處理器系統很清楚在當前系統中存在多少個PCI設備，這些PCI設備使用了哪些中斷資源。在多數嵌入式處理器系統中，PCI設備的數量小于中斷控制器提供的外部中斷請求引腳數，而且在嵌入式系統中，多數PCI設備僅使用INTA#信號提交中斷請求。

在這類處理器系統中，可能并不含有PCI橋，因而PCI設備的中斷請求信號與中斷控制器的連接關系較易確定。而在這類處理器系統中，即便存在PCI橋，來自PCI橋之下的PCI設備的中斷請求也較易處理。

在多數情況下，嵌入式處理器系統使用的PCI設備僅使用INTA#信號進行中斷請求，所以只要將這些INTA#信號掛接到中斷控制器的獨立IRQ_PIN#引腳上即可。這樣每一個PCI設備都可以獨占一個單獨的中斷引腳。

而在x86處理器系統中，這個問題需要BIOS參與來解決。在x86處理器系統中，有許多PCI插槽，處理器系統并不知道在這些插槽上將要掛接哪些PCI設備，而且也并不知道這些PCI設備到底需不需要使用所有的INTx#信號線。因此x86處理器系統必須要對各種情況進行處理。

x86處理器系統還經常使用PCI橋進行PCI總線擴展，擴展出來的PCI總線還可能掛接一些PCI插槽，這些插槽上INTx#信號仍然需要處理。PCI橋規范并沒有要求橋片傳遞其下PCI設備的中斷請求。事實上多數PCI橋也沒有為下游PCI總線提供中斷引腳INTx#，管理其下游總線的PCI設備。但是PCI橋規范推薦使用表13建立下游PCI設備的INTx信號與上游PCI總線INTx信號之間的映射關系。

表13 PCI設備INTx#信號與PCI總線INTx#信號的映射關系

我們舉例說明該表的含義。在PCI橋下游總線上的PCI設備，如果其設備號為0，那么這個設備的INTA#引腳將和PCI總線的INTA#引腳相連；如果其設備號為1，其INTA#引腳將和PCI總線的INTB#引腳相連；如果其設備號為2，其INTA#引腳將和PCI總線的INTC#引腳相連；如果其設備號為3，其INTA#引腳將和PCI總線的INTD#引腳相連。

在x86處理器系統中，由BIOS或者APCI表記錄PCI總線的INTA~D#信號與中斷控制器之間的映射關系，保存這個映射關系的數據結構也被稱為中斷路由表。大多數BIOS使用表13中的映射關系，這也是絕大多數BIOS支持的方式。如果在一個x86處理器系統中，PCI橋下游總線的PCI設備使用的中斷映射關系與此不同，那么系統軟件程序員需要改動BIOS中的中斷路由表。

BIOS初始化代碼根據中斷路由表中的信息，可以將PCI設備使用的中斷向量號寫入到該PCI設備配置空間的Interrupt Line register寄存器中，該寄存器將在第2.3.2節中介紹。

1.3 中斷請求的同步

在PCI總線中，INTx信號是一個異步信號。所謂異步是指INTx信號的傳遞并不與PCI總線的數據傳送同步，即INTx信號的傳遞與PCI設備使用的CLK#信號無關。這個“異步”信號給系統軟件的設計帶來了一定的麻煩。

系統軟件程序員需要注意“異步”這種事件，因為幾乎所有“異步”事件都會帶來系統的“同步”問題。以圖11為例，當PCI設備11使用DMA寫方式，將一組數據寫入存儲器時，該設備在最后一個數據離開PCI設備11的發送FIFO時，會認為DMA寫操作已經完成。此時這個設備將通過INTx信號，通知處理器DMA寫操作完成。

此時處理器(驅動程序的中斷服務例程)需要注意，因為INTx信號是一個異步信號，當處理器收到INTx信號時，并不意味著PCI設備11已經將數據寫入存儲器中，因為PCI設備11的數據傳遞需要通過PCI橋1和HOST主橋，最終才能到達存儲器控制器。

而INTx信號是“異步”發送給處理器的，PCI總線并不知道這個“異步”事件何時被處理。很有可能處理器已經接收到INTx信號，開始執行中斷處理程序時，該PCI設備還沒有完全將數據寫入存儲器。

因為“PCI設備向處理器提交中斷請求”與“將數據寫入存儲器”分別使用了兩個不同的路徑，處理器系統無法保證哪個信息率先到達。從而在處理器系統中存在“中斷同步”的問題，PCI總線提供了以下兩種方法解決這個同步問題。

(1) PCI設備保證在數據到達目的地之后，再提交中斷請求。

顯然這種方法不僅加大了硬件的開銷，而且也不容易實現。如果PCI設備采用Posted寫總線事務，PCI設備無法單純通過硬件邏輯判斷數據什么時候寫入到存儲器。此時為了保證數據到達目的地后，PCI設備才能提交中斷請求，PCI設備需要使用“讀刷新”的方法保證數據可以到達目的地，其方法如下。

PCI設備在提交中斷請求之前，向DMA寫的數據區域發出一個讀請求，這個讀請求總線事務將被PCI設備轉換為讀完成總線事務，當PCI設備收到這個讀完成總線事務后，再向處理器提交中斷請求。PCI總線的“序”機制保證這個存儲器讀請求，會將DMA數據最終寫入存儲器，有關PCI序的詳細說明見第9.3節。

PCI總線規范要求HOST主橋和PCI橋必須保證這種讀操作可以刷新寫操作。但問題是，沒有多少芯片設計者愿意提供這種機制，因為這將極大地增加他們的設計難度。除此之外，使用這種方法也將增加中斷請求的延時。

(2) 中斷服務例程使用“讀刷新”方法。

中斷服務例程在使用“PCI設備寫入存儲器”的這些數據之前，需要對這個PCI設備進行讀操作。這個讀操作也可以強制將數據最終寫入存儲器，實際上是將數據寫到存儲器控制器中。這種方法利用了PCI總線的傳送序規則，這種方法與第1種方法基本相同，只是使用這種方法使用軟件方式，而第1種方式使用硬件方式。第9.3節將詳細介紹這個讀操作如何將數據刷新到存儲器中。

第2種方法也是絕大多數處理器系統采用的方法。程序員在書寫中斷服務例程時，往往都是先讀取PCI設備的中斷狀態寄存器，判斷中斷產生原因之后，才對PCI設備寫入的數據進行操作。這個讀取中斷狀態寄存器的過程，一方面可以獲得設備的中斷狀態，另一方面是保證DMA寫的數據最終到達存儲器。如果驅動程序不這樣做，就可能產生數據完整性問題。產生這種數據完整性問題的原因是INTx這個異步信號。

這里也再次提醒系統程序員注意PCI總線的“異步”中斷所帶來的數據完整性問題。在一個操作系統中，即便中斷處理程序沒有首先讀取PCI設備的寄存器，也多半不會出現問題，因為在操作系統中，一個PCI設備從提交中斷到處理器開始執行設備的中斷服務例程，所需要的時間較長，處理器系統基本上可以保證此時數據已經寫入存儲器。

但是如果系統程序員不這樣做，這個驅動程序依然有Bug存在，盡管這個Bug因為各種機緣巧合，始終不能夠暴露出來，而一旦這些Bug被暴露出來將難以定位。為此系統程序員務必要重視設計中出現的每一個實現細節，當然僅憑謹慎小心是遠遠不夠的，因為重視細節的前提是充分理解這些細節。

PCI總線V2.2規范還定義了一種新的中斷機制，即MSI中斷機制。MSI中斷機制采用存儲器寫總線事務向處理器系統提交中斷請求，其實現機制是向HOST處理器指定的一個存儲器地址寫指定的數據。這個存儲器地址一般是中斷控制器規定的某段存儲器地址范圍，而且數據也是事先安排好的數據，通常含有中斷向量號。

HOST主橋會將MSI這個特殊的存儲器寫總線事務進一步翻譯為中斷請求，提交給處理器。目前PCIe和PCI-X設備必須支持MSI中斷機制，但是PCI設備并不一定都支持MSI中斷機制。

目前MSI中斷機制雖然在PCIe總線上已經成為主流，但是在PCI設備中并不常用。即便是支持MSI中斷機制的PCI設備，在設備驅動程序的實現中也很少使用這種機制。首先PCI設備具有INTx#信號可以傳遞中斷，而且這種中斷傳送方式在PCI總線中根深蒂固。其次PCI總線是一個共享總線，傳遞MSI中斷需要占用PCI總線的帶寬，需要進行總線仲裁等一系列過程，遠沒有使用INTx#信號線直接。

但是使用MSI中斷機制可以取消PCI總線這個INTx#邊帶信號，可以解決使用INTx中斷機制所帶來的數據完整性問題。而更為重要的是，PCI設備使用MSI中斷機制，向處理器系統提交中斷請求的同時，還可以通知處理器系統產生該中斷的原因，即通過不同中斷向量號表示中斷請求的來源。當處理器系統執行中斷服務例程時，不需要讀取PCI設備的中斷狀態寄存器，獲得中斷請求的來源，從而在一定程度上提高了中斷處理的效率。本書將在第8章詳細介紹MSI中斷機制。

責任編輯：lq6