什么是競(jìng)爭(zhēng)和冒險(xiǎn)？

（1）競(jìng)爭(zhēng)

在一個(gè)組合電路當(dāng)中，當(dāng)某一個(gè)變量經(jīng)過兩條以上的路徑到達(dá)輸出端的時(shí)候，由于每條路徑上的延遲時(shí)間的不同，到達(dá)終點(diǎn)的時(shí)間就會(huì)有先有后，這一現(xiàn)象稱作競(jìng)爭(zhēng)。

（2）冒險(xiǎn)

在具有競(jìng)爭(zhēng)現(xiàn)象的組合電路中，當(dāng)某個(gè)變量發(fā)生變化的時(shí)候，比如說從 1 跳到 0，或者說從 0 跳到 1，如果真值表所描述的邏輯關(guān)系或者功能遭受到短暫的破壞，在輸出端出現(xiàn)一個(gè)不應(yīng)有的尖脈沖毛刺，這種現(xiàn)象就叫冒險(xiǎn)。

冒險(xiǎn)是由競(jìng)爭(zhēng)造成的，而競(jìng)爭(zhēng)是因?yàn)殡娐分械臅r(shí)延不同，所以選D，

冒險(xiǎn)是因?yàn)殡娐分械臅r(shí)延問題導(dǎo)致。

但是有競(jìng)爭(zhēng)的時(shí)候不一定會(huì)出現(xiàn)冒險(xiǎn)。

怎么識(shí)別競(jìng)爭(zhēng)冒險(xiǎn)？

（1）公式法

寫出邏輯表達(dá)式，當(dāng)某些邏輯變量取特定值 0 或 1 時(shí)，

若邏輯表達(dá)式能轉(zhuǎn)換為 A·(~A)，則該電路存在1型冒險(xiǎn)（該為 0 的時(shí)候出現(xiàn)了為 1 的錯(cuò)誤數(shù)據(jù)，1 型冒險(xiǎn)）；

若邏輯表達(dá)式能轉(zhuǎn)換為 A+(~A)，則該電路存在0型冒險(xiǎn)（該為 1 的時(shí)候出現(xiàn)了為 0 的錯(cuò)誤數(shù)據(jù)，0 型冒險(xiǎn)）。

（2）卡諾圖法

畫出其卡諾圖，

若輸入變量在卡諾圈內(nèi)改變時(shí)，則輸出不會(huì)有冒險(xiǎn)現(xiàn)象；

若輸入變量是在相鄰卡諾圈的相鄰處發(fā)生變化，并且是從一個(gè)卡諾圈進(jìn)入另一個(gè)卡諾圈，則有可能產(chǎn)生邏輯冒險(xiǎn)現(xiàn)象。（卡諾圖相切）

當(dāng)A=1、C=0，B由0->1時(shí)，在卡諾圈內(nèi)變化，不會(huì)出現(xiàn)冒險(xiǎn)；

當(dāng)B=C=1，A由0>1時(shí)，在卡諾圈內(nèi)變化，不會(huì)出現(xiàn)冒險(xiǎn)。

當(dāng)A=B=1，C從0>1時(shí)，相當(dāng)于輸入變量A、B、C從110變化到111，此時(shí)的變化是從一個(gè)卡諾圈變化進(jìn)入另一個(gè)卡諾圈，該電路輸出存在冒險(xiǎn)現(xiàn)象。

如何消除冒險(xiǎn)？

（1）增加冗余項(xiàng)

增加一個(gè)冗余項(xiàng)AB，這樣狀態(tài)變化時(shí)也是在卡諾圈內(nèi)變化，此時(shí)邏輯表達(dá)式不是最簡(jiǎn)表達(dá)式，但是消除了冒險(xiǎn)。

（2）增加選通信號(hào)（高電平）

輸入端加入選通信號(hào)，針對(duì) A+(~A) 的 1 型冒險(xiǎn)，避開毛刺。

（3）引入封鎖脈沖（低電平）

輸入端加入封鎖脈沖信號(hào)，針對(duì) A·(~A) 的 0 型冒險(xiǎn)，避開毛刺。

（4）增加濾波電容

冒險(xiǎn)輸出的是一個(gè)很窄的毛刺，在輸出端接濾波電容將其濾除。

（5）采用可靠性編碼

比如格雷碼，每次只變化1位。

原文標(biāo)題：組合邏輯競(jìng)爭(zhēng)冒險(xiǎn)，時(shí)序邏輯亞穩(wěn)態(tài)【0型冒險(xiǎn)和1型冒險(xiǎn)及其消除方法】

文章出處：【微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq