ARRAY_PARTITION是將數(shù)組按照指定要求分割成多個(gè)小的數(shù)組,形成多個(gè)小的存儲(chǔ)空間。這帶來(lái)的最直接的好處是增加了數(shù)據(jù)讀/寫(xiě)端口的個(gè)數(shù),也就提高了數(shù)據(jù)吞吐率,但同時(shí)也會(huì)消耗更多的RAM資源或者寄存器。
先看看ARRAY_PARTITION的基本語(yǔ)法,如下圖所示。這種方法是直接在代碼中用#pragma的方式描述,當(dāng)然也可以直接在VitisHLS中采用圖形界面方式描述,如下圖所示。
在這里有兩個(gè)個(gè)重要的參數(shù)type和factor,其中type有三個(gè)可選值,分別為block、cyclic和complete。我們看看三者到底有什么區(qū)別。為便于說(shuō)明,這里我們以一個(gè)數(shù)組長(zhǎng)度為12的一維數(shù)組A[12]為例。如果type為block,factor為4,意味著將A[12]分割為4個(gè)小的數(shù)組,這樣每個(gè)數(shù)組的長(zhǎng)度為12/4=3,同時(shí)每個(gè)數(shù)組中的元素是按順序依次從原始數(shù)組中獲取。如果type為cyclic,factor為4,這仍是將數(shù)組分割為4個(gè)長(zhǎng)度為3的小數(shù)組,每個(gè)數(shù)組中的元素是交織地從原始數(shù)組中獲取。如果type是complete,此時(shí)參數(shù)factor不起作用,可理解為將數(shù)組全部打散,可同時(shí)獲取到12個(gè)元素,從而以寄存器方式實(shí)現(xiàn)。三者的區(qū)別如下圖所示。
上述三種形式以#pragma的形式描述如下圖所示。
block、cyclic和complete在下面這種描述方式下,最終的結(jié)果是一致的。
這里有一個(gè)問(wèn)題,如果factor不能被數(shù)組長(zhǎng)度整除時(shí)會(huì)是怎樣的結(jié)果呢?假定上述案例中factor為5,最終將是5個(gè)數(shù)組,其中前4個(gè)數(shù)組長(zhǎng)度為2,最后一個(gè)數(shù)組長(zhǎng)度為4。
ARRAY_PARTITION還允許對(duì)不同維度進(jìn)行分割,以二維數(shù)組A[6][4]為例,dim的含義如下圖所示。
一旦指定了dim,就可以對(duì)指定dim進(jìn)行分割,這里以A[6][4]為例,分割情形如下圖所示。
此外,在使用#pragma方式描述時(shí),可以通過(guò)宏macro給參數(shù)賦值,如下圖所示方式。
那么到底什么時(shí)候用block,什么時(shí)候用cyclic呢?本質(zhì)上與數(shù)據(jù)流密切相關(guān),在下一篇文章中我們給出一個(gè)具體案例幫助大家理解。
責(zé)任編輯:lq
-
寄存器
+關(guān)注
關(guān)注
31文章
5363瀏覽量
121080 -
數(shù)組
+關(guān)注
關(guān)注
1文章
417瀏覽量
26018 -
圖形界面
+關(guān)注
關(guān)注
0文章
37瀏覽量
7404
原文標(biāo)題:圖解ARRAY_PARTITION
文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論