對新設計方法的需求

當今日益復雜的電子產品中所使用的先進設計正在不斷對器件密度、性能和功耗的極限發起挑戰，同時也對設計團隊提出了挑戰，要求他們在限定的預算內按時完成設計目標。

應對這些設計挑戰的高效方法之一是將更多時間投入到更高的抽象層，這樣即可最大程度縮短驗證時間和提升工作效率。對新設計方法的需求在下圖中得到了充分體現，其中每個區域的面積分別代表設計流程中每個階段的開發工作量的比例。

? 對傳統 RTL 方法而言，大部分工作主要耗費在實現的細節工作上。

? 在高效設計方法中，大部分工作主要集中于設計系統和驗證構建的系統是否正確。

關于本指南

賽靈思可編程器件含有數百萬個邏輯單元 (LC)，并且集成的現代復雜電子系統也與日俱增。本高效設計方法指南提供了一整套最佳做法，旨在于較短的設計周期內完成此類復雜系統的創建。

本方法指南主要圍繞下列概念展開：

使用并行開發流程來提供有價值的差分邏輯，使您的產品在市場中脫穎而出，并提供 shell 用于將此類差分邏輯與生態系統其余部分有機整合。

廣泛使用基于 C 語言的 IP 開發流程實現差分邏輯，使仿真速度較 RTL 仿真成倍增長，并提供時序精確且經過最優化的 RTL。

使用現有預驗證的塊級和組件級 IP 來快速構建 shell，將差分邏輯封裝到系統中。

使用腳本來實現從設計精確性驗證到 FPGA 編程在內整個流程的高度自動化。

本指南中的建議是根據多年來廣泛收集的專家級用戶經驗總結而成的。與傳統 RTL 設計方法相比，這些建議持續不斷實現了各方面提升，包括：

1. 設計開發時間加快 4 倍。
2. 衍生設計開發時間加快 10 倍。
3.結果質量 (QoR) 提高 0.7 倍到 1.2 倍。

責任編輯：xj

原文標題：賽靈思高效設計方法指南 ( 2020年最新版）——傳統與創新設計的區別是什么？

文章出處：【微信公眾號：FPGA開發圈】歡迎添加關注！文章轉載請注明出處。