化學(xué)機(jī)械拋光 （CMP） 是當(dāng)今集成電路 （IC） 制造工藝中的關(guān)鍵作業(yè)。由于設(shè)計(jì)極其緊湊，并且 縮小到最先進(jìn)的工藝技術(shù)節(jié)點(diǎn)，CMP 后的平面性變化可能會(huì)對(duì)制造成功產(chǎn)生重大影響。

為了減輕 CMP 工藝的負(fù)面影響，大多數(shù) IC 制造商使用 CMP 建模來檢測前道工序 （FEOL） 和 后道工序 （BEOL） 層中的潛在弱點(diǎn)，作為其可制造性設(shè)計(jì) （DFM） 流程的一部分。CMP 弱點(diǎn)分 析旨在尋找設(shè)計(jì)中經(jīng)過 CMP 后出現(xiàn)缺陷的概率高于平均值的區(qū)域。不同材料在 CMP 工藝 下會(huì)表現(xiàn)出不同的腐蝕速率，因此芯片的密度平衡必須保持穩(wěn)定，以防止出現(xiàn)凸起和凹 陷，避免造成金屬互連短路和開路。CMP 分析會(huì)衡量版圖的各個(gè)方面，以確保在多層上構(gòu) 建芯片時(shí)具有均勻的平面性。

高電介質(zhì)金屬柵極 （HKMG） 技術(shù)和額外 CMP 步驟 ［1， 2］ 的引入，雙重和三重曝光導(dǎo)致的光刻 高成本，強(qiáng)焦深 （DOF） 要求，以及 CMP 模型的精度提高，都提升了業(yè)界對(duì) CMP 建模的關(guān)注 度 ［3-6］。

構(gòu)建 CMP 模型

CMP 建模有很長的歷史，包括單材料和雙材料拋光的建模，以及眾多沉積和蝕刻工藝的建 模 ［6］。CMP 建模背后的主要思路是：提取版圖上圖形的幾何屬性，在蝕刻和諸多沉積步驟 之后生成 CMP 前的表面輪廓，以及預(yù)測版圖上不同圖形的 CMP 后表面輪廓。

芯片被劃分為固定大小的重復(fù)單元，對(duì)于每個(gè)重復(fù)單元，提取并傳送圖形的平均幾何特征

（例如寬度、間距、圖形密度和周長），然后進(jìn)行蝕刻、沉積和 CMP 仿真。利用有效的溝 槽逼近來模擬為每個(gè)重復(fù)單元定義的結(jié)構(gòu)（圖 1）。一個(gè)重復(fù)單元代表一個(gè)具有給定幾何特 征的溝槽，它有兩個(gè)高度數(shù)據(jù) —— ZT 和 ZNT，分別定義溝槽內(nèi)材料的高度和溝槽外材料的 高度。

圖 1：幾何數(shù)據(jù)提取和 有效溝槽逼近。

在 CMP 仿真期間，蝕刻、沉積和拋光模型仿真 ZT 和 ZNT 數(shù)據(jù)的變化，以及每個(gè)重復(fù)單元的 幾何數(shù)據(jù)變化。拋光模型使用 CMP 前表面輪廓數(shù)據(jù)作為輸入，該數(shù)據(jù)由沉積模型或前一拋 光步驟產(chǎn)生。第一拋光步驟總是使用沉積后輪廓作為輸入。沉積后的表面輪廓不是平面性 的，含有變化。因此，為實(shí)現(xiàn)高質(zhì)量 CMP 建模，必須有一組與制造商使用的沉積工藝相對(duì) 應(yīng)的沉積模型，以產(chǎn)生用于 CMP 仿真的正確輸入輪廓。

CMP 建模的一個(gè)關(guān)鍵步驟是使用來自測試芯片的測量數(shù)據(jù)構(gòu)建模型。CMP 測試芯片通常由 周期性放置的不同寬度的平行溝槽陣列塊組成，溝槽之間的間距也有差異（圖 2）。選擇 測試芯片的尺寸和結(jié)構(gòu)的數(shù)量時(shí)，必須讓它能很好地覆蓋技術(shù)節(jié)點(diǎn)所支持的寬度、間距、 周長和圖形密度值，同時(shí)不違反設(shè)計(jì)規(guī)則檢查 （DRC）。常常使用原子力顯微鏡 （AFM） 掃描儀 或其他輪廓探查工具對(duì)測試圖形進(jìn)行行掃描來收集腐蝕和凹陷數(shù)據(jù)，如圖 2 所示。知道疊 層信息和材料厚度后，便可將腐蝕和凹陷數(shù)據(jù)轉(zhuǎn)換成 ZT 和 ZNT 表面輪廓高度數(shù)據(jù)。

圖 2：CMP 測試芯片和 AFM 行掃描，含腐蝕和 凹陷定義。

由于 CMP 十分復(fù)雜且影響長遠(yuǎn)，生成高質(zhì)量的 CMP 前表面輪廓對(duì)于 CMP 精確建模至關(guān)重 要。即使采用先進(jìn)的沉積工藝，已曝光晶圓的沉積后（CMP 前）輪廓也是不均勻的，可能 有很大差異，影響 CMP 后的表面上平面性。對(duì)三維 （3D） 原子力顯微鏡 （AFM） 和透射電子顯 微鏡 （TEM） 數(shù)據(jù)的分析表明，CMP 前輪廓高度對(duì)以下各項(xiàng)的底層圖形幾何形狀有復(fù)雜的依 賴關(guān)系：

■ 高密度等離子體 CVD （HDP-CVD）

■ 旋涂式電介質(zhì) （SOD）

■ 流動(dòng)式 CVD （FCVD）

■ 增強(qiáng)型高縱橫比工藝 （eHARP）

FEOL 層的淺溝槽隔離 （STI） 和 CMP 建模表明 HPD-CVD 和 SOD 沉積模型成功應(yīng)用于 CMP建模。

與此同時(shí)，為 FCVD 和 eHARP 工藝構(gòu)建基于物理特性的模型或簡化模型則很困難，因?yàn)檫@些 工藝包含若干沉積和退火步驟以填充溝槽。我們研究了通過機(jī)器學(xué)習(xí) （ML） 算法對(duì)測量數(shù)據(jù)進(jìn) 行靈敏度分析，結(jié)果顯示這些工藝的沉積后表面輪廓主要取決于底層圖形幾何形狀，而長遠(yuǎn) 影響是次要的。借助此信息，我們可以使用底層圖形的幾何特征作為輸入，將神經(jīng)網(wǎng)絡(luò) （NN） 回歸計(jì)算應(yīng)用于 CMP 前表面輪廓的建模。然后，CMP 前輪廓用作 CMP 建模的輸入。

神經(jīng)網(wǎng)絡(luò)配置

機(jī)器學(xué)習(xí)、神經(jīng)網(wǎng)絡(luò)和深度學(xué)習(xí)在現(xiàn)代工業(yè)和生活的不同領(lǐng)域中有許多應(yīng)用。它們“學(xué) 習(xí)”如何分析和預(yù)測不精確數(shù)據(jù)的能力，大大提高了語音識(shí)別和語言翻譯、基因組學(xué)和藥 物發(fā)現(xiàn)、計(jì)算機(jī)視覺、自動(dòng)駕駛汽車以及許多其他領(lǐng)域的技術(shù)水平 ［7］。

一種潛在的新用途是將神經(jīng)網(wǎng)絡(luò)應(yīng) 用于沉積后表面輪廓建模。該方法 的工作原理如下：利用 Calibre? CMP ModelBuilder 和 Calibre CMPAnalyzer 產(chǎn)品從版圖中提取圖形的局部幾何 特征（寬度、間距、圖形密度和周 長），并將其用作多層神經(jīng)網(wǎng)絡(luò)的 輸入，以生成表面輪廓高度數(shù)據(jù)預(yù) 測（圖 3）。

圖 3：具有兩個(gè)隱藏層的多層前饋神經(jīng)網(wǎng)絡(luò)。

神經(jīng)網(wǎng)絡(luò)的輸入層獲取此幾何數(shù)據(jù)，網(wǎng)絡(luò)在輸出層上生成預(yù)測的腐蝕和凹陷數(shù)據(jù)。為簡便 起見，本文不考慮沉積后的任何幾何形狀變化。神經(jīng)網(wǎng)絡(luò)經(jīng)過高級(jí)學(xué)習(xí)算法的訓(xùn)練，訓(xùn)練 集由沉積后從 CMP 測試芯片收集到的測量結(jié)果構(gòu)成。經(jīng)過訓(xùn)練的神經(jīng)網(wǎng)絡(luò)在測試芯片或生 產(chǎn)設(shè)計(jì)上運(yùn)行，以進(jìn)行測試和驗(yàn)證。我們考慮用含一個(gè)、兩個(gè)或更多隱藏層的神經(jīng)網(wǎng)絡(luò)來 擬合腐蝕和凹陷數(shù)據(jù)。為將模型很好地泛化到未知數(shù)據(jù)，應(yīng)該從最少數(shù)量的隱藏層和神經(jīng) 元開始，然后持續(xù)增加數(shù)量以更好地?cái)M合驗(yàn)證數(shù)據(jù)，但應(yīng)避免過擬合。針對(duì)我們的模型， 我們確定兩個(gè)隱藏層對(duì)于對(duì)所涉工藝的表面輪廓建模是最佳的，無需使用更深層架構(gòu)（即 具有許多隱藏層的神經(jīng)網(wǎng)絡(luò)）。

首先，我們利用神經(jīng)網(wǎng)絡(luò)模擬 HDP-CVD 和 SOD 工藝的 CMP 前輪廓，Calibre CMP ModelBuilder 工具中提供了其簡化模型。使用測量數(shù)據(jù)，我們生成了用于訓(xùn)練神經(jīng)網(wǎng)絡(luò)的訓(xùn)練集。接下 來，我們運(yùn)用 Calibre CMP ModelBuilder 工具對(duì)測量數(shù)據(jù)和模型生成的仿真數(shù)據(jù)進(jìn)行了驗(yàn)證。 最后，我們將該神經(jīng)網(wǎng)絡(luò)應(yīng)用于 FCVD 和 eHARP 工藝的 CMP 前輪廓建模。

神經(jīng)網(wǎng)絡(luò)在 CMP 輪廓建模中的應(yīng)用

為了測試?yán)脵C(jī)器學(xué)習(xí)和神經(jīng)網(wǎng)絡(luò)生成 CMP 模型的實(shí)用性和準(zhǔn)確性，我們使用以下四種沉 積工藝進(jìn)行了實(shí)驗(yàn)：HDP-CVD、SOD、FCVD、eHARP。

HDP-CVD 工藝建模：HDP-CVD 工藝最初用于 STI，但如 今它與芯片制造中高縱橫比沉積工藝一起，廣泛用于 不同氧化物的沉積。在 HDP-CVD 期間，沉積和離子濺 射過程同時(shí)發(fā)生，因此有效區(qū)域上會(huì)出現(xiàn)三角形和梯 形形狀。這些幾何形狀隨著底層有效區(qū)域圖形幾何形 狀而變化，導(dǎo)致沉積的氧化物厚度有差異（圖 4）。

圖 4：HDP-CVD 后表面輪廓的橫截面 視圖。

從測試芯片的 AFM 行掃描數(shù)據(jù)收集腐蝕和凹陷數(shù)據(jù)，然后構(gòu)建如下格式的訓(xùn)練數(shù)據(jù)集（表 1） 用于神經(jīng)網(wǎng)絡(luò)輸入。
編輯：hfy