PCB中的每一層在確定電氣行為方面均起特定作用。信號平面層在組件之間承載電源和電信號，但是除非您在內(nèi)部層中正確放置銅平面，否則它們可能無法正常工作。除了信號層之外，您的PCB還需要電源和接地層，并且您需要將它們放置在PCB疊層中，以確保新板正常工作。

那么放置電源，接地和信號層的最佳位置在哪里？這是PCB設(shè)計中長期爭論的問題之一，迫使設(shè)計人員仔細(xì)考慮其電路板的預(yù)期應(yīng)用，組件的功能以及電路板上的信號容限。如果您了解阻抗變化，抖動，電壓紋波與PDN阻抗以及串?dāng)_抑制的限制，則可以確定要放置在板上的信號層和平面層的正確排列方式。

將您的設(shè)計意圖變?yōu)楝F(xiàn)實(shí)需要正確的PCB設(shè)計工具集。無論您是要創(chuàng)建簡單的兩層板還是要創(chuàng)建具有數(shù)十層的高速PCB，PCB設(shè)計軟件都需要適用于任何應(yīng)用。

在定義信號平面堆棧時，入門設(shè)計人員可能會傾向于極端考慮。他們每個板只需要兩層，或者每條小線跡都需要一個專用層。正確的答案介于兩者之間，這取決于電路板上的網(wǎng)絡(luò)數(shù)量，電路中可接受的紋波/抖動水平，是否存在混合信號等等。

通常，如果您的概念證明可以在面包板上正常工作，則可以在兩層板上使用任何喜歡的布局技術(shù)，并且板極有可能正常工作。最多，您可能需要采用網(wǎng)格接地方法來處理高速信號，以提供最低程度的EMI抑制。對于以高速或高頻（或兩者兼有）運(yùn)行的更復(fù)雜的設(shè)備，您至少需要四層PCB疊層，包括電源層，接地層和兩個信號層。

確定信號平面層的所需數(shù)量時，首先要考慮的是信號網(wǎng)的數(shù)量以及信號之間的近似寬度和間距。當(dāng)您嘗試估算堆疊中所需的信號層數(shù)時，可以采取兩個基本步驟：

確定凈計數(shù)：可以使用原理圖中的簡單凈計數(shù)和擬議的電路板尺寸來估算電路板上所需的信號層數(shù)。層數(shù)通常與分?jǐn)?shù)（凈值*走線寬度）/（板寬）成正比。換句話說，更多具有更寬走線的網(wǎng)絡(luò)需要使電路板更大，或者需要使用更多信號層。您必須默認(rèn)使用此處的經(jīng)驗(yàn)來確定在給定的電路板尺寸下容納所有網(wǎng)絡(luò)所需的信號層的確切數(shù)量。

添加您的平面層：如果需要對信號層進(jìn)行受控阻抗布線，則現(xiàn)在需要為每個受控阻抗信號層放置參考層。如果組件密集排列，則在組件層下方需要一個電源平面，因?yàn)樵诒砻鎸由蠜]有足夠的空間容納電源導(dǎo)軌。這可能導(dǎo)致高凈值HDI板所需的表面層數(shù)量達(dá)到兩位數(shù)，但是參考層將提供屏蔽和一致的特性阻抗。

一旦確定了多層板的正確層數(shù)，便可以繼續(xù)在PCB疊層中排列層數(shù)。

設(shè)計PCB疊層

PCB疊層設(shè)計的下一步是安排每一層以提供走線路徑。您的疊層通常圍繞中心芯層對稱排列，以防止在高溫裝配和操作過程中翹曲。平面層和信號層的布置對于阻抗受控的布線至關(guān)重要，因?yàn)槟枰獙Σ煌淖呔€布置使用特定的方程式，以確保阻抗受控。

對于剛?cè)岑B層設(shè)計，您需要在疊層中為剛?cè)釁^(qū)域定義不同的區(qū)域。Allegro中的層堆棧設(shè)計工具使此過程變得容易。在將原理圖捕獲為空白PCB布局后，可以定義層堆棧以及通過不同層之間的過渡。然后，您可以繼續(xù)確定受控阻抗布線所需的走線尺寸。

帶狀線與微帶線和受控阻抗

為了控制阻抗，應(yīng)使用帶狀線阻抗方程式設(shè)計在兩個平面層之間的內(nèi)部層上布線的走線。該方程式定義了帶狀線具有特定特性阻抗值所需的幾何形狀。由于方程式中存在三個不同的幾何參數(shù)來確定阻抗，因此最簡單的方法是首先確定所需的層數(shù)，因?yàn)檫@將確定給定板厚度的層厚度。內(nèi)部信號平面層的銅重量通常為0.5或1 oz./sq.。ft。這將走線寬度作為確定特定特性阻抗的最后一個參數(shù)。

相同的過程適用于表面層上的微帶線。確定層厚度和銅重量后，您只需確定用于定義特性阻抗的走線寬度即可。PCB設(shè)計工具包括一個阻抗計算器，可以幫助您確定走線的大小，以便它們定義了特征阻抗。如果需要使用差分對，則只需將每一層中的走線定義為差分對，阻抗計算器將確定走線之間的正確間距。

在實(shí)際板上布線時，它們可以電容或電感耦合至其他跡線和導(dǎo)體。附近導(dǎo)體產(chǎn)生的寄生電容和電感會改變實(shí)際布局中的走線阻抗。為了確保您已達(dá)到堆疊中所有層的阻抗目標(biāo)，您需要一個阻抗分析工具來跟蹤整個選定信號網(wǎng)絡(luò)中的阻抗。如果在PCB布局中看到不可接受的較大變化，則可以快速選擇走線并調(diào)整布線，以消除互連中的這些阻抗變化。

其中沿跡線的大阻抗變化以紅色標(biāo)記。應(yīng)該調(diào)整該區(qū)域中跡線之間的間隔，以消除此阻抗變化或使其處于可接受的公差范圍內(nèi)。您可以在設(shè)計規(guī)則中定義所需的阻抗容限，布局后阻抗計算器工具將根據(jù)所需的阻抗值檢查布線。

在上面的討論中，我們僅研究了數(shù)字信號，因?yàn)樗鼈儽?a href="http://m.1cnz.cn/analog/" target="_blank">模擬系統(tǒng)的要求更高。全模擬板或混合信號板呢？對于模擬板，電源完整性要容易得多，但信號完整性則要困難得多。對于混合信號板，您需要將上面顯示的數(shù)字方法與此處介紹的模擬方法結(jié)合起來。

數(shù)字信號的帶寬可以擴(kuò)展到某個高頻，通常將拐點(diǎn)頻率作為二進(jìn)制信號的頻率。拐點(diǎn)頻率約為0.35 /（上升時間），對于上升時間為1 ns的信號，拐點(diǎn)頻率為350 MHz。對于更快的低至約20 ps的數(shù)字信號，拐點(diǎn)頻率現(xiàn)在擴(kuò)展到17.5 GHz。對于模擬信號，帶寬要窄得多，您只需要擔(dān)心電源平面阻抗和該帶寬內(nèi)的插入/回波損耗。這使得電源完整性和信號完整性更加容易。在此帶寬之外的信號鏈中的任何損耗或高PDN阻抗都可以忽略不計。

信號隔離

另一種選擇是更高級的，需要使用接地的銅粉或通過圍欄來確保電路板不同部分之間的隔離。如果在模擬走線的旁邊進(jìn)行地面澆注，則剛剛創(chuàng)建了一個共面波導(dǎo)，它具有很高的隔離度，是路由高頻模擬信號的常見選擇。如果要使用圍欄或其他高頻導(dǎo)電隔離結(jié)構(gòu)，則應(yīng)使用電磁場求解器檢查隔離情況，并確定是否應(yīng)選擇在不同信號層中進(jìn)行隔離。

回程計劃

在板上混合模擬和數(shù)字信號對跟蹤接地回路的位移電流以及數(shù)字和模擬板部分之間的隔離提出了嚴(yán)格的要求。電路板的布置應(yīng)確保模擬返回路徑不會在數(shù)字組件附近交叉，反之亦然。這可以簡單地將數(shù)字和模擬信號分成由各自的接地層分隔的不同層。盡管這會增加成本，但可以確保不同部分之間的隔離。

如果模擬組件是從交流電源提取的，則模擬組件可能還需要專用的模擬電源板。在電力電子設(shè)備之外，這是一種罕見的情況，但是從概念上講，只要您可以分析返回路徑規(guī)劃，就很容易處理。如果將模擬電源部分置于數(shù)字信號部分的上游并與之分開，則可以將單個電源平面專用于兩種信號。如果正確規(guī)劃返回路徑，則可以防止不同電源部分和接地部分之間的干擾。對于帶有開關(guān)穩(wěn)壓器的直流電源部分，需要將直流部分的開關(guān)噪聲與交流部分分開，就像數(shù)字信號需要與模擬信號分開一樣。
編輯：hfy