ISSCC是半導(dǎo)體行業(yè)歷史最悠久的技術(shù)會議之一，每年二月在美國舊金山舉行。這次會議匯集了學(xué)術(shù)界和產(chǎn)業(yè)界人士，討論芯片電路設(shè)計的最新挑戰(zhàn)。該會議主要是一個電路設(shè)計會議，每個廠商都專注于他們的處理器中獨(dú)特電路設(shè)計的一個或多個特定方面。

今年的會議涵蓋了一系列深入主題，包括鎖相環(huán)、低功耗電路、內(nèi)存、SerDes、DSP和處理器設(shè)計。處理器部分出現(xiàn)了領(lǐng)先的供應(yīng)商，也有來自研究機(jī)構(gòu)和學(xué)術(shù)界的項目。會議內(nèi)容覆蓋了密集的芯片設(shè)計細(xì)節(jié)，下面介紹了處理器環(huán)節(jié)中有趣細(xì)節(jié)的突出部分。

三星和聯(lián)發(fā)科7納米5G智能手機(jī)芯片

這兩款5G智能手機(jī)的SOC設(shè)計分別來自聯(lián)發(fā)科和三星，它們關(guān)注的是為大公司混合不同Arm內(nèi)核的CPU設(shè)計問題。此外，還解決了處理單元在重載時內(nèi)部電壓下降檢測的問題。

第一個演示來自三星，該公司選擇構(gòu)建一套三集群的CPU核心。三星在三個集群中的兩個使用了Arm授權(quán)的內(nèi)核，但是性能最好的內(nèi)核是由三星自己在Arm的架構(gòu)許可下設(shè)計的——雙M4內(nèi)核。雙M4核心有一個單獨(dú)的3MB L3緩存，核心目標(biāo)是達(dá)到Intel i5的性能水平。

對于中等功率/性能范圍，三星使用了Arm Cortex-A75內(nèi)核。“小型”節(jié)能內(nèi)核是古老的Cortex-A55。三星M4核與Cortex-A55核之間的功率/性能差距太大，增加了Cortex-A75核來彌補(bǔ)這一差距。三星還在1024臺MAC電腦上增加了一個神經(jīng)處理單元，但沒有提供太多細(xì)節(jié)。

高性能處理器中的電壓下降可能是一個問題。如果增加太多的保護(hù)帶，保持較高的電源電壓，那么會消耗更多的能量。在一個更節(jié)能的額定電壓下，當(dāng)一個特定的耗電單元處于負(fù)載之下時——比如一個運(yùn)行高分辨率游戲的GPU——內(nèi)阻下降會導(dǎo)致內(nèi)部電壓低于正常值。SOC供應(yīng)商構(gòu)建專門的電路來檢測這些壓降，并采取行動來緩解問題。他們的方法是延長時鐘，通過有效降低時鐘速度來降低電路速度和功耗。三星采用環(huán)形振蕩電路，可以根據(jù)電壓改變速度。壓降檢測在時鐘管理單元(CMU)中設(shè)置一個標(biāo)志，并將時鐘速度減半。

聯(lián)發(fā)科采取了不同的方式來選擇CPU核心，堅持ARM的big.LITTLE方案，聯(lián)發(fā)科稱之為雙齒輪設(shè)計。聯(lián)發(fā)科使用較新的Cortex-A77 CPU內(nèi)核實現(xiàn)較強(qiáng)的性能內(nèi)核。聯(lián)發(fā)科還指出，Cortex-A55小內(nèi)核并沒有跟上性能內(nèi)核的發(fā)展，他們沒有增加性能中等的核心，而是努力將A77的電壓范圍擴(kuò)大到較低的速度。三星只有兩個性能核心，聯(lián)發(fā)科有四個A77核心。4個A77和4個A55內(nèi)核共享一個2MB L3緩存。

聯(lián)發(fā)科對壓降的最初反應(yīng)是在die上提供儲存電荷，可以提供一些瞬時電流，但這需要寶貴的die面積。因此，它決定將時鐘拉伸以節(jié)省die空間。

聯(lián)發(fā)科的一個重大變化是使用了鎖頻環(huán)(FLL)，而不是鎖相環(huán)(PLL)。FLL設(shè)計有雙時鐘，但這個設(shè)計包含不確定性，因為它允許振蕩器隨電壓變化。有了FLL電路，聯(lián)發(fā)科Vmin大約有35mV的改進(jìn)，節(jié)省了10%的功耗。聯(lián)發(fā)科還為該芯片構(gòu)建了一個新穎的JTAG解決方案，該解決方案帶有一個網(wǎng)關(guān)TAP，用于分層訪問測試電路。

聯(lián)發(fā)科芯片還支持WiFi6，支持5G獨(dú)立和非獨(dú)立模式。A77核心支持高達(dá)2.6 GHz的時鐘速度，該芯片有一個Arm Mali G-77九核GPU。