PCB設計的過程中,關注的是它們存取數據的速率,這個速率關系的細節的處理,PCB 設計時為了減小串擾,盡量拉大信號線的間距;下面廣州俱進科技PCB設計工程師結合FLASH 、SDRAM 、DDR來介紹PCB布局布線設計要點。

PCB布局:內存中的數據是用來被控制器(CPU,如DSP 、MCU 、ARM 、FPGA 等)讀寫的,因此需要結合PCB 單板尺寸、器件密度、走線密度情況,預留后續做等長空間,選擇合適的位置擺放。

PCB布線:首先要對信號線分類,然后分好組,處理這兩步后,后續的扇孔、走線和繞等長等,同一組的按統一標準處理就行了。在這里將信號線分為三類:數據信號、地址信號、控制信號。對于PCB 設計工程師,首先要培養出在原理圖中識別信號種類的能力,能夠在PCB布線中能把分類的信號線進行分組。通俗的分組方法:數據組和地址組。

FLASH 設計

Flash 的速率一般比較低,因此在布局和布線方面放的比較寬松。Flash 的DQxx 為數據信號;Axx 為地址信號;Flash布局擺放時,盡量留足空間扇孔、扇線和繞等長;

Flash 布線注意一下三點:

a. Flash 信號線需要控制阻抗,阻抗為50Ω;

b. 如果空間允許,信號線間距為3W ;

c. 等長控制范圍:10mil內;

SDRAM 設計

需要注意的是兩個信號:DQML 和DQMH ,這兩個信號是數據信號的掩碼信號,分別屬于低8位和高8位。因此在分組時,分別把它們添加到低8位組和高8位組。這樣每個數據小組將有9根信號線。

SDRAM布局:盡量使信號線不要太長,靠近控制器放置;

對于1片SDRAM,采用“點對點”拓撲。

至于兩片的拓撲,可以看下文DDR2設計的布局,布局要靈活,最好能舉一反三。

SDRAM布線:

a.分組:根據前面介紹的數據分類,數據組可分為低8位和高8位兩組:

低8位:(BUS名稱可自定義一個有意義的名稱):D0~D7、DQML,共9根信號線;

高8位:D8~D15、DQMH,共9根信號線;

注:有時候網絡名稱可能不這么命名,也要能夠識別出來;

地址和控制信號分成一組;

b.信號線控制阻抗為50Ω,保持有完整的參考平面;

c.拉大信號線間距,保持3W間距;

d.等長控制:參照時鐘等長;

e.等長誤差控制范圍:數據組:10mil;地址組:10mil;

f.在信號層換層的附近添加一些回流地過孔;

DDR設計

DDR可以看作是SDRAM的升級,相比較下,數據線分組分別出現了低8位鎖存信號(LDQS)和高8位鎖存信號( UDQS),此時每個小組有10根信號線了;而地址、控制、時鐘仍為一組。

而DDR2是DDR的升級,數據交換速率升高了;同時在管腳方面也有一些變化:DDR 的單端信號鎖存信號變成了一對差分信號,這樣一來,數據小組每組有11根信號線。

另外一個變化就是工作電壓的變化,通常FLASH為3.3V、SDRAM/DDR為2.5V,DDR2為1.8V,到后面的DDR3變為1.5V,因為較低的電壓可以帶來電平更快的翻轉。

DDR2的布線

和SDRAM的要求類似;也有一些變化:

a.由于有了差分信號線,差分信號阻抗控制為100Ω;

b.差分需要做對內等長,誤差控制在5mil;

c.等長誤差控制范圍要求更高:數據線:10mil;地址:10mil;

d.請注意VREF電源,這個走線要求加粗15~30mil;濾波電容靠近DDR管腳放置;

DDR2的布局

前面分別介紹了FLASH和SDRAM的布局,僅為1顆的情況下采用點對點的布局。在存在多顆時,布局也比較固定。(布局時,器件間距控制,布局者自己把握)2顆內存顆粒,有兩種方式:關于控制器對稱放置和頂底對貼放置。

地址信號的拓撲結構,我們通常稱為遠端分支,也叫做“T”型拓撲,地址信號先接到正中間,然后分到兩邊的DDR,正中間的VIA稱之為T點;

當空間比較有限時候,采用頂底對貼的布局方式,地址部分依然可以采用上面“T”型拓撲扇孔方式,而數據部分的扇孔就比較麻煩了,需要手動調整。

當有4顆DDR時,布局思路同兩顆類似:空間足夠,放在同一面,此時注意T點的位置;空間比較有限時,先兩兩對貼,然后再采用T型拓撲;

還有一種拓撲形式:菊花鏈,通常在DDR3的布局中比較多的采用;還有一種菊花鏈的形式:控制器驅動多路負載,如CPU后掛的有SDRAM,同時夜游FLASH,這時候采用菊花鏈拓撲:CPU---SDRAM---FLASH,優先保證速率高的信號拓撲。

關于DDR布局,還有很多衍生的布局,如5顆DDR2,其中有一顆是糾錯用的,通常放在中間,它的地址線在做等長時,不再和其他4顆放在一起了,其他4顆內存也能形成比較完美的T型拓撲。

以上信息是由廣州俱進科技有限公司PCB設計工程師為您總結的幾點PCB存儲模塊設計,希望對您所有幫助。