LVDS是一種小振幅差分信號技術，使用這種技術傳輸速率可以達到數百兆，甚至更高； LVDS具有更低的功耗、更好的噪聲性能和更可靠的穩定性。簡要地介紹了LVDS的原理及優勢，分析了LVDS接口設計要注意的問題，著重研究了LVDS與LVPECL、CML間的接口設計；同時給出了不同耦合方式下的電路設計圖

引 言

對于高速電路，尤其是高速數據總線，常用的器件一般有ECL、BTL和GTL等。這些器件的工藝成熟，應用也較為廣泛，但都存在一個共同的弱點，即功耗大。

此外， 采用單端信號的BTL 和GTL器件，電磁輻射也較強。目前， NS公司率先推出的CMOS工藝的低電壓差分信號器件， 即LVDS給了人們另一種選擇。

LVDS技術簡介

LVDS（Low Voltage Differential Signaling）是一種小振幅差分信號技術，使用非常低的幅度信號（約350 mV）通過一對差分PCB走線或平衡電纜傳輸數據。它允許單個信道傳輸速率達到每秒數百兆比特，其特有的低振幅及恒流源模式驅動只產生極低的噪聲，消耗非常小的功率。

LVDS定義在2個國際標準中： IEEE P1596.3 （1996 年3 月通過） ， 主要面向SC I （ ScalableCoherent Interface） ，定義了LVDS的電特性，還定義了SC I協議中包交換時的編碼； ANSI /EIA -644 （1995年11月通過） ，主要定義了LVDS的電特性，并建議了655 Mb / s的最大速率和1. 823Gb / s的無失真媒質上的理論極限速率。在2個標準中都指定了與物理媒質無關的特性，這保證了LVDS能成為多用途的接口標準。

LVDS器件的工作原理

LVDS器件的工作原理如圖1所示。

圖1 LVDS的工作原理圖

LVDS驅動器由一個驅動差分線對的電流源組成，通常為3. 5 mA.LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω的匹配電阻，并在接收器的輸入端產生大約350 mV的電壓。當驅動器翻轉時，它改變流經電阻的電流方向，產生有效的邏輯“1”和邏輯“0”狀態。

驅動器只有一個恒流源，這個差分驅動器采用奇模（Odd - mode）的傳輸方式，即等量的方向相反的電流分別在傳輸線路上傳送。電流會重新回流到雙絞線內，加上電流環路面積較小，因此產生最少電磁干擾。

電源將供電加以限制，以免轉變時產生突變電流。由于并無突變電流出現，因此數據傳輸速度高達1. 5 Gb / s，但又不會大幅增加功耗。此外，恒流驅動器的輸出可以容許傳輸線路出現短路情況或接地，而且即使這樣也不會產生散熱上的問題。

差分接收器是一款高阻抗芯片，可以檢測小至20 mV的差分信號，然后將這些信號放大，以至達到標準邏輯電位。由于差分信號具有1. 2 V的典型驅動器補償電壓，而接收器可以接受由接地至2. 4 V的輸入電壓，因此可以抑制高達±1 V來自傳輸線路的共模噪聲。

由于邏輯狀態之間只有300 mV 的電壓差別，因此電壓變化極快， 但轉換速率不會加快。

又由于轉變速度減慢，使得輻射場的強度也大幅減弱。同樣，傳輸路線阻抗不連續性的反射也不會成為大問題，有助減低電波輻射量及信號的串擾。

總結

隨著信息化的發展， LVDS的高性能、低功耗、低噪聲的優點，使得LVDS將成為很多設計適合的方案。LVDS不僅能夠以數百兆的速率傳輸數據而且驅動距離可達10 m，遠勝于其他標準。

這些優點可能使LVDS成為高速數據傳輸的標準。