上個月是關于當今FPGA封裝缺點的系列專欄中的第一篇。本月，我將確定具體的包裝問題。

在詳細說明具體細節之前，花些時間來研究它們的來源是有用的。我們目前遇到的問題是設計不良的包裝造成的。容納FPGA器件的封裝很少受到關注，并以最便宜的價格生產。

重點一直是，現在仍然是以最低的成本將最多的功能打包到單個包中。在許多情況下，軟件包由第三方設計組設計，并通過第三方供應商提供。

這與我們之前看到的IC封裝（例如四方扁平封裝）的問題大致相同。早期的CMOS和TTL部件足夠慢，封裝寄生效應對性能影響不大。類似地，邏輯功能主要是真值表執行準確性的函數。

制造商不需要使用評估電路進行測試？他們只需要確保零件正確執行其邏輯功能，然后他們開始銷售設計。這使得許多不熟悉邏輯電氣工程方面的公司進入了設備業務。 （ECL制造商，早期高速邏輯的供應商，沒有使用這種簡單的模型。）

技術的進步使得設計CMOS部件變得容易，其速度與任何ECL一樣快設備。不幸的是，隨著器件速度的提高，器件封裝引線電感產生的問題也越來越多。

具體而言，進出器件封裝的電源路徑中的不需要的電感會產生Vcc和接地反彈（也稱為同步開關噪聲，SSN）。 SSN的失敗很少表現出來，因此通常很難將其原因追溯到錯誤的包裹。

這個問題更復雜，因為設備制造商沒有提供有關封裝細節的任何數據。當故障被追溯到封裝時，沒有任何辦法可以解決問題，無論是在設備本身還是安裝在其上的PCB上。

下個月：可能是什么完成系統設計以解決FPGA封裝問題。

Lee Ritchey是Speeding Edge的創始人兼總裁，Speeding Edge是一家專注于高速PCB和系統設計領域的領先行業培訓和咨詢公司。